Устройство для синхронизации дискретной информации
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 588647
Автор: Нейман
Текст
Союз Советских Социалистических Республик1) Дополнительное к авт, свид-ву2) Заявлено 26,04.76 (21) 2353601/18-09 2 Н 041.7/О м заявкирисоедине Гасударственных коми Совета Министров СС(43) Опубликовано 15.01.78, Бюллетень2 (45) Дата опубликования описания 13.02.78Изобретение относится к технике связи иможет использоваться для повышения точности синхронизации и достоверности регистрации посылок в условиях значительных преобладаний,Известно устройство для синхронизациидискретной информации, содержащее формирователь входных импульсов, один из выходов которого подключен к первому входу фазового детектора, к второму входу которогоподключен выход фильтра через управляемыйгенератор, другой выход которого подключенк одному из входов формирователя выходныхимпульсов, к другому входу которого подключен выход блока сравнения, входы которогочерез соответствующие интеграторы соединены с информационным входом формировате,ля входных импульсов 11,Однако данное устройство имеет н юточность синхронизации и достоверносБ истрации посылок при значительных рладаниях в канале.Цель изобретения - повышение точностисинхронизации при искажениях входного сигнала типа преобладания.Для этого в предлагаемое устройство длясинхронизации дискретной информации введены управляемый фазовращатель, суммирующий блок, вычитающий блок, дополнительный фазовый детектор, дополнительный фильтр и элемент ИЛИ, при этом другой выход формирователя входных импульсов через дополнительный фазовый детектор подключен к первым входам суммирующего и вычи 5 тающего блоков, к вторым входам которыхподключен выход фазового детектора, причем выход суммирующего блока подключен к входу фильтра, а выход вычитающего блока через дополнительный фильтр подключен к 10 первому входу управляемого фазовращателя,второй вход которого соединен с вторым входом фазового детектора и с первым входом элемента ИЛИ, а выход управляемого фазовращателя подключен к другому входу до полнительного фазового детектора и ко второму входу элемента ИЛИ, выход которого подключен ко входам сброс интеграторов и к дополнительному входу формирователя выходных импульсов.20 На чертеже изображена структурная электрическая схема предложенного устройства,Устройство для синхронизации дискретнойинформации содержит формирователь 1 входных импульсов, один из выходов которого 25 подключен к первому входу фазового детектора 2, к второму входу которого подключен выход фильтра 3 через управляемый генератор 4, другой выход последнего подключен к одному из входов формирователя 5 выход ных импульсов, к другому входу которогоподключен выход блока 6 сравнения, входы этого блока через соответствующие интеграторы 7 соединены с информационным входом формирователя 1 входных импульсов, а также управляемый фазовращатель 8, суммирующий блок 9, вычитающий блок 10, допол нительный фазовый детектор 11, дополнительный фильтр 12 и элемент ИЛИ 13, при этом другой выход формирователя 1 входных импульсов через дополнительный фазовый детектор 11 подключен к первым входам суммирующего блока 9 и вычитающего блока 10, к вторым входам которых подключен выход фазового детектора 2, причем выход суммирующего блока 9 подключен к входу фильтра 3, а выход вычитающего блока 10 через дополнительный фильтр 12 подключен к первому входу управляемого фазовращателя 8, второй вход которого соединен со вторым входом фазового детектора 2 и с первым О входом элемента ИЛИ 13, а выход управляемого фазовращателя 8 подключен к другому входу дополнительного фазового детектора 11 и к второму входу элемента ИЛИ 13, подключенного выходом к входам сброс ин теграторов и к дополнительному входу формирователя 5 выходных импульсов.Устройство работает следующим образом, Положительные и отрицательные фронты входного двоичного сигнала с формировате- ЗО ля 1 входных импульсов поступают соответственно на входы фазовых детекторов 2 и 11, а с выходов фазовых детекторов 2 и 11 - на входы суммирующего блока 9 и вычитающего блока 10. Выходные сигналы суммирующего З 5 блока 9 и вычитающего блока 10 через фильтр 3 и дополнительный фильтр 3 и 12 управляют работой управляемого генератора 4 и управляемого фазовращателя 8, величина задержки которого под влиянием управ О ляющего сигнала изменяется вблизи от номинального значения, равного тактовому периоду в пределах, определяемых ожидаемым преобладанием.Суммирование управляющих воздействий 45 фазовых детекторов 2 и 11 на управляемый генератор 4 и вычитание этих воздействий на управляемый фазовращатель 8 приводит к быстрому и точному установлению фазовых соотношений. Высокая точность установления 50 фазовых соотношений связана с тем, что крутизна характеристики фазовых детекторов 2 и 11 выбирается значительно большей, чем при использовании одного фазового детектора 2 (11) для подстройки по положительным 55 и отрицательным фронтам.Элемент ИЛИ 13, формирователь 5 выходных импульсов, интеграторы 7 и блок 6 сравнения выделяют сигнал из входной дискретной последовательности методом интегриро вания, при этом интервал интегрирования выбирается автоматически исключением временного участка, обусловленного смещением положительного и отрицательного фронтов за счет преобладаний. Импульсные последова тельности, соответствующие фазовому положению положительных и отрицательных фронтов, через элемент ИЛИ 13 подаются на формирователь 1 выходных импульсов.С выхода элемента ИЛИ 13 осуществляется сброс интеграторов 7 по уровням выше и ниже порога, на входы которых подана входная дискретная информация.В ыходная последовательность тактовой частоты и регенерированная двоичная информация в виде импульсов, наличие которых определяется выходом блока 6 сравнения в момент появления импульсов тактовой частоты, формируются формирователем 5 выходных импульсов.В качестве выходной тактовой частоты в формирователе 5 выходных импульсов выбирается последовательность, соответствующая математическому ожиданию положительных маили отрицательных фронтов входной инфции в зависимости от того, какая из них меньше отстает от последовательности на втором выходе управляемого генератора 4, сдвинутой относительно последовательности на его первом входе на д.Введение двух отдельных фазовых детекторов 2 и 11, работающих по положительным и отрицательным фронтам принимаемой двоичной информации, а также схемы автоматического определения интервала интегрирования сигнала обеспечивает значительное улучшение точности синхронизации и достоверности регистрации посылок. Формула изобретенияУстройство для синхронизации дискретной информации, содержащее формирователь входных импульсов, один из выходов которого подключен к первому входу фазового детектора, к второму входу которого подключен выход фильтра через управляемый генератор, другой выход которого подключен к одному из входов формирователя выходных импульсов, к другому входу которого подключен выход блока сравнения, входы которого через соответствующие интеграторы соединены с информационным входом. формирователя входных импульсов, о т л и ч аю щ е е с я тем, что, с целью повышения точности синхронизации при искажениях вход-. ного сигнала типа преобладания, введены управляемый фазовращатель, суммирующий блок, вычитающий блок, дополнительный фазовый детектор, дополнительный фильтр и элемент ИЛИ, при этом другой выход формирователя входных импульсов через дополнительный фазовый детектор подключен к первым входам суммирующего и вычитаю- щего блоков, к вторым входам которых подключен выход фазового детектора, причем выход суммирующего блока подключен к входу фильтра, а выход вычитающего блока через дополнительный фильтр подключен к первому входу управляемого фазовращателя,688847 Составитель Т. МаркинаРедактор Т. Янова Техред Н. Рыбкина Корректоры: Е, Хмелева и Л. Котова Подписное Заказ 3178/2 Изд,162 Тираж 818 НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 второй вход которого соединен с вторым входом фазового детектора и с первым входом элемента ИЛИ, а выход управляемого фазовращателя подключен к другому входу дополнительного фазового детектора и к второму входу элемента ИЛИ, выход которого подключен к входам Сброс интеграторов и к дополнительному входу формирователя выходных импульсов.Источники информации,принятые во внимание при экспертизе5 1. Е, М, Мартынов. Синхронизация в системах передачи дискретных сообщений, М.Связь, 1972, с, 35,
СмотретьЗаявка
2353601, 26.04.1976
ПРЕДПРИЯТИЕ ПЯ А-7672
НЕЙМАН ВИКТОР МОИСЕЕВИЧ
МПК / Метки
МПК: H04L 7/02
Метки: дискретной, информации, синхронизации
Опубликовано: 15.01.1978
Код ссылки
<a href="https://patents.su/3-588647-ustrojjstvo-dlya-sinkhronizacii-diskretnojj-informacii.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для синхронизации дискретной информации</a>
Предыдущий патент: Цифровое устройство подстройки фазы и частоты
Следующий патент: Устройство синхронизации для стартостопных систем передачи дискретной информации
Случайный патент: Устройство для изготовления микроэлектродов