Устройство для управления интегратором

р рД 5 Дщю Союз СоветскихСочи алистицескихРеспубпик ОП ИСА(51) 1. 1 л,00607 1 осудерствеиный комитет Саввта Мииистров СССР ее деяам иэобретеиий и открытий(72) Автор изобретени Б, Чварков 71) Заявите 4) УСТРОЙСТВО ДЛЯ, УПРАВЛЕНИЯ ИНТЕГРАТОРАМ является йства. ся 1 ем чейены бпо времятройстИзобретение относится к области вычислительной техники, и может быть примененов аналоговых вычислительных машинах, работающих в системе остаточных классов,Известны устройства, содержащие релейные схемы и предназначенные для управленияинтеграторами, работающими в позиционнойсистеме счисления 1Характерной особенностью интеграторов,работающих в системе остаточных кпассов,явпяется напичие времени "сброса". Так,в известном устройстве цпя интегрированияв системе остаточных классов временем "сброса является время переразряда конденсатора обратной связи интеггирующего усипитепя, Это время не учитывается, что существенно снижает точность выгпспения.Наиболее близким по технической сущносТи к изобретению является устройствосодержаи ее нуль орган, ключи, триггер ирелв Я.Несмотря на то что отсутствие внешнихвоздействий позволяет учитыватьсброса, точность работы та го усва недостаточна,Белью изобретения повышение точности работы устроЭта цепь достигает то в прейпоженное устройство вв к задания е времени интегрирования, выпопненный,например,на интеграторе, и элемент ИЛИ, входы которого соединены соответственно с выходами управпяемых интеграторов и единичным выходом триггера Выход элемента ИЛИ соединен с управляющими входами первого и второго ключей, Сигнальььй вход первого ключа подключен к источнику опорного ьапряжен.я положительной полярности, а выход соединен с управляюшимьг входами ключей управления, подклкченных соответствеьььо ко входам и выходам управляемых интеграторов. Выход второго ключа подсоединен к первому входу блока задания времени иптегрироваьтия, второй вход которого через треть.й ключ, связанный управлякчним входом с нулевым. выходом трьггера г:од ключен к выходу первого ключа. Выход бло ка задания времени интегрирования соединен с входом нуль-органа, выход которого подключен к единичному входу триггера.583451 55 3Нулевой выход триггера связан с управляющим входом четвертого ключа, сигнальныйвход которого через параллельно включенные пятый ключ и контакты реле соединенс источником опорного напряжения отрицательной полярности, а выход подключенк сигнальному входу второго ключа и через обмотку реле к шине нулевого потеяциала. Нулевой и единичный входы тригера соединены через нормально разомкну 10тые контакты шестого и седьмого ключейс шиной нулевого потенциала.На чертеже представлена функциональнаясхема устройства.Устройство состоит из блока задания вре 45мени интегрирования 1, выполненного наинтеграторе, состоящем из операциойногоусилителя 2 с конденсатором 3 в цепиобратной связи и резисторами 4 входов,ключей 5-8, нуль-органа 9, триггера 1 О,реле 11 с контактами 12, ключей 13-15,ключей управления 16 и 17, управляемыхинтеграторов 18 с" резисторами 19 входаи элемента ИЛИ 20.Устройство работает следующим обра 25зом.В исходном состоянии ключи 7, 16 и17 открыты, а остальные ключи закрыты.Подачей напряжения на сигнальный входключа 14 схема переводится в режим. 30Запоминание. Триггер 10 переводится вединичное состояние.Режим Интегрирование" начинается смомента подачи напряжения на сигнальный35вход ключа 15. При этом триггер 10 переводится в нулевое состояние и открываетчерез элемент ИЛИ 20 и ключ 5 ключи уп.равления 16 и 17 интеграторов 18, и одновременно открываются ключи 6 и 8.40В момент "сброса" на любом интеграторе 18 импульс с него поступает на одииз входов элемента ИЛИ 20.Длительность импульса равна временипереэаряда конденсатора обратной связи45управляемого интегратора, Элемент ИЛИ20 открывается и открывает ключ 5. Сигнальный вход ключа 5 соединен с источником опорного напряжения +Е 0 полоппбп.жительной полярности. Выходной сигнал 5открывает ключ 6 и закрывает ключи 16и 17 всех интеграторов 18, переводя последние в режим Запоминание, Постоянное напряжение + ГО 0 через открытыепо и,ключи 5 и 6 подается на интеграторблока 1.Начинается процесс интегрирования постоянного напряжения + Ец- продолжиЙцпп, 5тельность которого равна времени сбросаВ момент окончяния импульса "сброса 60с интегратора 18 закрываются ечемент ИЛИ 20 и ьиочи 5 и 6, а ключи 16 и 17 открываются. Процесс интегрирования напряжения + Ерей прекращается. В попУследующие моменты фсброса любого интегратора 18 схема работает аналогично.Напряжение на выходе интегратора растет.В расчетный момент окончания процес са интегрирования открывается ключ 13, напряжение - Ечерез открытый ключ 8 включает реле 11, которое нормально разомкнутыми контактами 12 блокирует ключ 13, Одновременно напряжение - Е 4 ЪИФ через нормально открытый ключ 7 поступает на интегратор блока 1. Поскольку коэффициенты передач входов интегратора и амплитуды напряжений. подпора равны, а полярности напряжений противоположны, момент времени, когда выходное напра жение интегратора блока 1 достигает нуля, соответствует времени задержки окончания процесса интегрирования интеграторов 18 на суммарное время "сбросов. Срабатывает нуль орган 9, который переводит триггер в единичное состояние. Сигнал с единичного выхода триггера открывает элемент ИЛИ 20 и через него ключ 5, который закрывает ключи 16 и 17 всех интег- раторов 18. На этом процзсс интегрирования решаемой переменной заканчивает ся. ф о р м у л а и з о б р е т е ни я Устройство для управления интеграторами, содержащее нуль орган, ключи, триггер и реле, отличающееся тем, что, с целью повышения точности работы устройства, в него введены блок задания времени интегрирования, выполненный, на 1пример, на интеграторе и элемрнт ИЛИ, входы которого соединены соответственно с выходами управляемых интеграторов и единичным выходом триггера; выход элемента ИЛИ соединен с управляющими входами ". первого и второго ключей; сигнальный вход первого ключа подключен к источнику опорного напряжения положительнМ полярности, а его выход соединен с управляющими входами ключей управления, подключенных соответственно ко входам и выходам управляемых интеграторов; выход второго ключа подсоединен к первому входу блока задания времени интегрирования, второй вход которого через третий ключ, связанный уп равляющим входом с нулевым выходом триггера, подключен к выходу первого ключа, а выход блока задения времени интегрирования соединен с входом нуль-органа, выход которого подключен к единичному583451 5 входу триггера; нулевой выход. триггера связан с управляющим входом четвертого ключа сигнальный вход которого через параллельно включенные пятый ключ и контактыреле соединен с источником опорного напряжения отрицательной полярности, а выход подключен к сигнальному входу второго ключа и через обмотку реле к шиненулевого потенциала; причем нулевой иединичный входы триггера соединены че 6рез нормально разомкнутые контакты шестого и седьмого ключей с шиной нулевого потенциала.Источники информации, принятые во внимание при акспертизе: 1, Авторское свидетельство СССРо 437090, М, кл. 6 06 0 7/18, 1972, ф 2. Авторское свидетельство СССР О % 395857, М. кл. О 06 Ь 7/18, 1973,Составитель В. ЧварковРедактор Л, Утехина Техред Н, Бабурка КорректорС, ШекмарЗаказ 4896/55 Тираж 818 Подписное ИНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035,.Москва, ЖРаушская наб д, 4/5 Филиал ППП "Патент", г, Ужгород, ул, Проектная, 4