Устройство для приема сигналов времени и кодовой информации о текущем времени

О П И С А Н И Е н 11 582586ИЗОБРЕТЕНИЯ Союз Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1) Дополнительное к авт. свид-ву М Клз Н 041. 17/30Н 04 В 1/06 22) Заявлено 10.07,75 (21) 2153735/18-09 с присоединением заявкиГосударственный комитет Совета Министров СССР(088.8) делам изобретен и открытий 5) Дата опубликован писания 14.12,77 72) Авторы изобретени(54) УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ ВРЕМЕН И КОДОВОЙ ИНФОРМАЦИИ О ТЕКУЩЕМ ВРЕМЕНИ чности 15 Изобретение относится к технике связи и может использоваться в устройствах приема сигналов времени и образцовых частот в составе телевизионных сигналов.Известно устройство для приема сигналов 5 времени и кодовой информации о текущем времени, содержащее селектор сигналов времени, один из выходов которого подключен к входу декодера и к сдвигающему входу первого регистра сдвига, выходы которых под ключены к соответствующим входам дешифратор а.Однако известное устройство обладает низкой помехоустойчивостью.Цель изобретения - повышение топриема сигналов времени.Для этого в устройство для приема сигналов времени и кодовой информации о текущем времени, например, передаваемых в телевизионном сигнале, содержащее селектор 20 сигналов времени, один нз выходов которого подключен к входу декодера н к сдвнгающему входу первого регистра сдвига, выходы которых подключены к соответствуюцнм входам дешифратора, введены триггер задержки, элемент ИЛИ, второй регистр сдвига, запоминающий блок и триггер считывания, при этом выходы селектора сигналов времени подключены к входам триггера задержки, выход которого соединен со сбросовым входом второго регистра сдвига и через элемент ИЛИ - с первым входом триггера считывания и со сбросовым входом первого регистра сдвига, выход последного разряда которого подключен к сдвиговому входу второго регистра сдвига к второму входу триггера считывания н к другому входу элемента ИЛИ, причем выходы второго регистра сдвига подключены к соответствующим входам дешифратора, выходы которого подключены к входам запоминающего блока, а выход последнего разряда второго регистра сдвига соединен с третьим входом триггера считывания, выход которого подключен к управляющему входу запоминающего блока,На чертеже изображена структурная электрическая схема предлагаемого устройства.Устройство для приема сигналов времени и кодовой информации о текущем времени, например, передаваемых в телевизионном сигнале, содержит селектор 1 сигналов времени, один нз выходов которого подключен к входу декодера 2 н к сдвигающему входу первого регистра 3 сдвига, выходы которых подключены к соответствующим входам дешифратора 4, триггер 5 задержки, элемент ИЛИ 6, второй регистр 7 сдвига, запоминающий блок 8 и триггер 9 считывания. Выходы селектора 1 сигналов времени подключены к входам триггера 5, выход которого соединен82586 53со сбросовым входом второго регистра 7 сдвига и через элемент ИЛИ 6 - с первым входом триггера 9 считывания и со сбросовым входом первого регистра 3 сдвига, выход последнего разряда которого подключен к сдвиговому входу второго регистра 7 сдвига, к второму входу триггера 9 считывания и к другому входу элемента ИЛИ 6. Выходы регистра 7 подклочены к соответствующим входам дешифратора 4, выходы которого подключены к входам запоминающего блока 8, а выход последнего разряда регистра 7 соединен с третьим входом триггера 9 считывания, выход которого подключен к управляющему входу запоминающего блока 8.Устройство работает следующим образом.Секундные сигналы с одного из выходов селектора 1 сигналов времени, определяющие начало приема кодовой информации, поступают на сбросовый вход второго регистра сдвига 7 и через элемент ИЛИ 6 на сбросовый вход первого регистра сдвига 3, но так как кодовую информацию первого разряда (единицы секунд) текущего времени передают первыми четырьмя сигналами времени, следующими с частотой 25 Гц, после начала каждой секунды, то начало выделения кода задержано на 40 мс при помощи триггера задержки 5. Секундный импульс, пройдя через единичный вход триггера задержки 5 и элемент ИЛИ 6 устанавливает первый регистр сдвига 3 в первое положение, В таком же положении уже находится второй регистр сдвига 7. Это подготовит дешифратор 4 к приему информации.Со второго выхода селектора 1 сигналов времени кодовые сигналы поступают на вход декодера 2, который осуществляет выделение импульсов заданной длительности (2 и 5 мкс), поступающих на один из входов дешифратора 4, на другие входы которого поступают селекторные импульсы с выхода первого регистра сдвига 3 и второго регистра сдвига 7; а свыходов дешифратора 4 импульсы кода текущего времени, соответствуощие логическим О или 1 подаются на соответствующие входы запоминающего блока 8 и информация записывается в запоминающий блок 8. б 5 При поступлении с селектора 1 второго сигнала времени с частотой повторения 25 Гц первый регистр сдвига 3 перейдет во второе положение, второй регистр сдвига 7 останется в первом, а информация с выходов дешифратора 4 запишется в запоминающий блок 8.При поступлении с селектора 1 третьего сигнала времени частотой 25 Гц первый регистр сдвига 3 перейдет в третье положение, второй регистр сдвига 7 остается в первом и информация запишется в запоминающий блок 8,Наконец при поступлении с селектора 1 четвертого сигнала времени частотой 25 Гц первый регистр сдвига 3 перейдет в четвертое положение, второй регистр сдвига 7 останется 510 15 20 25 зо 35 40 50 55 0 О 4и псрвом и пи(1)ормаиия запишстс 5 В запом 1- паощип б ок 8,1 ос,с поступлспия иа ход первого регистра сдвига 3 первых четырех сигналов времени частотой 25 Гц, обеспечивающих прием первого разряда (единиц секунд) эталонных часов, импульсов с четвертого выхода первого регистра сдвига 3 возвратит этот регистр в первое полокение, а второй регистр сдвига 7 установит во второе положение.Далее работа элементов устройства происходит аналогичным образом с той лишь разницей, что второй регистр сдвига 7 разрешает прохождение через дешифратор в запоминающий блок принятой информации соответветствующих разрядов эталонных часов.Импульс с шестого выхода второго регистра сдвига 6, обеспечивающий расшифровку шестого разряда (десятки часов), подготовит к переключению через один из единичных входов триггер считывания 9, переключение которого произойдет только после поступления импульса с четвертого выхода первого регистра сдвига 3 (при приеме шестого разряда) на другой единичный вход триггера считывания 9.Далее импульс с выхода триггера считывания 9 поступит на управляющий вход запоминающего блока 8 и разрсшит считывание накопленной информации с выходов запоминающего блока 8 в соответствующие разряды местных электронных часов, показания которых будут скорректированы в соответствии с состояниями двоично-десятичных декад, выполняющих функции запоминающего устройства.Повышенную надежность и точность приема сигналов времени и кодовой информации о текущем времени обеспечивает триггер считывания 9, установка которого в исходное состояние также, как первого 3 и второго 7 регистров сдвига происходит первым (секундным) сигналом с селектора 1, а переключение возможно лишь в том случае, если на оба единичных входа триггера считывания 9 поступят импульсы с соответствующих выходов первого 3 и второго 7 регистров сдвига, Поэтому в случае сбоя одного из регистров на один из единичных входов триггер считывания 9 не поступит нужный импульс и он останется в исходном состоянии.Поэтому в случае сбоя одного из регистров на один из единичных входов триггера 9 считывания не поступает нужный импульс и он остается в исходном состоянии.Предложенное устройство позволяет довольно быстро с повышенной точностью и надежностью осуществлять прием сигналов времени и кодовой информации о текущем времени, передаваемых в составе телевизионных сигналов. Формула изобретения Устройство для приема сигналов времении кодовой информации о текущем времени,-1 ПО Государственного комитета Совета Министров СССР по;1 елам изобретений и открытий 113035, Москва, Ж, Раугискап наб., л. 45Подписное Типография, пр, Сапунова, 2 например, иере,1 аваемых в телевизионном сигнал. содрхка 1 цее селектор сигналов времени, один из выходов которого подключен к входу декодера и к сдвигающему входу первого регистра сдвига, выходы которых подключены к соответствующим входам дешифратора, отличающееся тем, что, с целью повышения точности приема сигналов времени, введены триггер задсрхкк, элемент ИЛИ, второй регистр сдвига, запоминающий блок и триггер считывания, при этом выходы селектора сигналов времени подключены к входам триггера задержки, выход которого соединен со сбросовым входом второго регистра сдвига и через элемент ИЛИ - с первым входом триггера считывания и со сорОсовыз 1 Входо 11 первого регистра сдвига, выход последнего разряда которого подключен к сдвиговому входу второго регистра сдвига, к второму 5 входу триггера считывания и к другому входу элемента ИЛИ, причем выходы второго регистра сдвига подключены к соответствующим входам дешнфратора, выходы которого подключены к входам запоминающего бло ка, а выход последнего разряда второго регистра сдвига соединен с третьим входом триггера считывания, выход которого подключен к управляющему входу запоминаюшег блока.15