Аналоговое запоминающее устройство

Союз Советских Социалмстмцеских Республик(43) Опубликовано 05.09.77. Бюллетень Государственный аомвтеСовета Министров СССРпо делам изобретенийи открытий) УЙК 681.327.66 (088,8) 45) Дата опубликовани писания 31.10,7 Авторызобретен(71) Заявител 54) АНАЛОГОВОЕ ЗАПОМИН Изобретение относится к области вычислитель.ной техники и может быть использовано в аналого.вых и аналого.цифровых вычислительных машинах и устройствах контрольно-измерительной техники.Известно аналоговое запоминающее устройство, содержащее операционные усилители и ключи на МОП.транзисторах, в которых применены импульсные методы регулировки ошибки (11.Однако в известном аналоговом запоминающем устройстве ошибка, обусловленная передачей уп.равляющего сигнала с затвора на запоминающий конденсатор через внутреннюю емкость затвор сток второго МОП-транзистора, изменяется из-за старе.ния элементов, изменейня температуры и напряжения питания и т.д поэтому такая ошибка не может 1 к быть полностью скомпенсирована за один цикл ручной подстройки, Кроме того, запоминающий конденсатор заряяается через два последовательно включенныхМОП-транзистора, что увеличивает время выборки. 20Наиболее близким по технической сущности является аналоговое запоминающее устройство 2, содержащее МОП.транзисторы, затворы первого и второго которых соединены с шиной управления, Подложка н исток первого МОП.транзистора под ключены к шине, запирающего напряжения и входу устройства соответственно, Затвор третьего МОП.транзистора соединен с шиной отпнрающего напряжения, истоком второго МОП-транзистора и через опорный элемент с подложкой и со стоком второго МОП-транзисора я подложкой третьего МОП транзистора, сток которого соединен с одной нз обкладок конденсатора, Другая обкладка конденсатора подключена к шине нулевого потенциала.Недостатком такого устройства является низкое быстродействие.Целью изобретения является повышение быст. родействия устройства,Эта цель достигается тем, что в предложенное аналоговое запоминающее устройство введены опе. рационные усилители, дополнительный конденсатор и дополнительные МОП транзисторы, затворы которых подключены к шине управления. Подложки и стоки первого и второго дополнительных МОП транзисторов подсоединены к подложке и стоку первого МОП-транзистора соответственно. Сток первого МОП.транзистора соединен с инвертирующим входом первого операционного усилителя, выход которого соединен с его инвертирующим входом и через третий МОП.транзистор с неинвер.О ,. аяЛп тирующим входом второго операционного усили. тела, выход которого соединен с выходом устрой. ства, с подложкой третьего МОП.транзистора, с истоком первого дополнительного МОП транзистора и через последовательно соединенные третий, четвертый и пятый донолнительиые МОП-транзисторы с иивертирующим входом второго операционно. го усилителя и через шестой дополнительный МОП.транзистор с шиной нулевого потенциала. Подложка третьего дополнительного МОП.транзистора соединена с шиной запирающего напряжения, исток второго дополнительного МОП.траизистора - с шиной нулевого потенциала, Подложки четверто. го, пятого и шестого дополнительных МОП-транзисторов подключены к стоку четвертого и истоку пятого дополнительных МОП транзисторов и к одной из обкладок второго конденсатора, другая обкладка которого соединена с шиной нулевого потенциала,На чертеже представлена электрическая схема устрой ства.Оно содержиг первый 1, второй 2 и третий 3 МОП.транзисторы, шину управления 4, шину запирающего напряжещк 5, шину отпирающего напря. жения б, резистор 7, опорный элемент 8, первый и дополнительный конденсаторы 9 и 10, дополнительные первый 11, второй 12, третий 13, четвертый 14, пятый 15 и шестой 16 МОП-транзисторы и пер. вый 17 и второй 18 операционные усилители.Предложенное устройство работает следующим образом.На и, вом этапе в режиме автоматической подстройки устройства, которая проводится периодически (например, через каждые 64 цикла выборки и хранения входного сигнала) на отвод 11 шины 4 управления поступает отпирающее напряже ние (для диапазона входных сигналов 110 В при использовании р-канальных МОП-транзисторов от. пирающее напряжение выбрано равным примерно20 В, а запирающее - +10 В). При этом МОП.транзисторы 11, 13, 14 и 15 открьпы, а МОП-транзисто. ры 1, 3, 12 и 19 закрыты, Выходное напряжение усилителя 18 всегда равно разности напряжений на его входах, поэтому напряжение на затворе МОП.транзистора 2 равно напряжению на его выходе минус падение напряжения на опорном элементе 8.Поскольку падение напряжения на опорном элементе 8 больше порогового напряжения МОП- транзистора 2, последний оказыается откры; тым и конденсатор 9 заряжается донапряжения, , равного выходному напряжению усилителя 17, т.е, до потенциала земли. Конденсатор 10 также заряжается до потенциала земли через открытые МОП-транзисторы 14 и 15,На втором этапе в режиме автоматической подстройки напряжение на отводе 11 шины управления 4 становится отпирающим, поэтому отпирается МОП транзистор 3, напряжение на опорном элеменб О 5 2( 25 30 35 40 45 50 Ъ 55 4При этом из-за пролезания сигнала с затвора МОП.транзистора 2 через его внутренние емкости на конденсаторе 9 возникает и запоминается номе. ха, равная ошибке выборки. Величина этой помехи пе зависит от уровня входного сигнала, но может медленно меняться со временем из.за старения элементов и изменения температуры и питающих напряжений. Конденсатор 10 также заряжается до напряжения, равного ошибке выборки через МОП-транзисторы 14 и 15, В конце второго этапа режима автоматической подстройки на отводах 1-111 шины управления 4 устанавливается запираю. щее напряжение, а на обводе И - отпирающее напряжение, поэтому напряжение, равное ошибке выборки, запоминается на конденсаторе 10 и через открытый МОП-транзистор 16 попадает на первый вход усилителя 18. Теперь аналоговое запоминаю. щее устройство готово к выборке и хранению входного сигнала. Емкость конденсатора 10 выбрана достаточно большой для того, чтобы ее разрядка не вносила заметной ошибки при выборке и хранении входного сигнала. Входное сопротивление усилителя 18 очень велико, а токи утечки транэисто. ров 13, 15 и 16 малы, так как напряжение между их подложками, входами и выходами не превосходит 0,2 - О,ЗВ. Благодаря этому и большой емкости конденсатора 10 напряжение ошибки выборки со. храняется на нем без заметных искажений в течение большого числа циклов выборки и хранения входного сигнала,В режиме выборки на отводы 1 и 1 Ч шины управления 4 поступают отпирающие напряжения, а на второй и третий - запирающие, поэтому МОП транзисторы 1 и 16 открыты, Открыт также и МОП.транзистор 2, как это рассматривалось выше, а все остальные МОП-транзисторы закрыты, При этом конденсатор 9 быстро заряжается через от. крытый МОП-транзистор 2 до уровня входного сиг. нала. В этом режиме увеличение (уменьшение) найряжения на входе МОП - транзистора 1 приводит к автоматическому увеличению уменьшению) на. пряжения на затворе МОП-транзистора 2, так что разность между напряжениями с выхода МОП-трап. зистора 2 и его затвора остается постоянной незави. симо от уровня входного сигнала н примерно равной падению напряжения на опорном элементе 8,При переходе к режиму хранения напряжение на отводе 1 шины, управления 4 становится запирающим, а на отводе 11 - отпирающим, На отводесохраняется запирающее напряжениег, а на отводе Ь отпирающее, поэтому отпираются МОП - тран зисторы 3 и 12 и запираются МОП-транзисторы 1 и 2. При этом на конденсаторе 8 запоминается входной сигнал плюс напряжение, соответствующее ошибке выборки. Напряжение на выходе усилите. ля 18 равно разности напряжений на его входах, т.е, входному сигналу. На вход усилителя 17 через открытый МОП-транэистор 12 подается напряжение с выхода усилителя 18 и поэтому разность напряже.571832к нулю, а его токи малы, Благодаря этому и малым входным токам усилителя 18 напряжение на конденсаторе 9 может храниться достаточно долго.Применение предложенного аналогового запо.минаюшего устройства йозволяет обеспечить высокую точность и быстродействие выполнения функции аналоговой памяти в аппаратуре, не допускаю.щей ручной подстройки в течение длительного пе.риода времени, т,е. получить высокую надежность работы,10Формула изобретенияАналоговое запоминающее устройство, содержащее МОП. транзисторы, затворы первого и второго которых соединены с шиной управления, подложка и исток первого МОП транзистора подключены к шине запирающего напряжения и входу устройства соответственно, затвор третьегосО МОП-транзистора соединен с шиной обирающего напряжения, истоком второго МОП-транзистора и через опорный элемент с подложкой и со стоком второ.го МОП.транзистора и подложкой третьего МОП-трап зистора, сток которого соединен с одной из обкладок конденсатора, другая обкладка конденсатора подклю. чена к шине нулевого потенциала, о т л и ч а ю щ е е.ся тем, что, с целью повышения быстродействия, в не го введены операционные усилители, дополнительный конденсатор и дополнительные МОП. транзисторы, затворы которых подключены к шине управления; подло 1 кки и стоки первого и второго дополнительных 6МОП-транзисторов подсоединены с подложке и стоку первого МОП-транзистора соответственно, а сток первого МОП-транзистора соединен с неинвер. тирующим входом первого операционного усилителя, выход которого соединен с его инвертирующим входом и через третий МОП.транзистор снеинвертнрующим входом второго опера. ционного усилителя, выход которого соединен с выходом устройства, с подложкой третьего МОП.транзистора, с истоком первого дополнительного МОП.транзистора и через последовательно соединенные; третий, четвертый и пятый дополнительные МОП.транзисторы с инвертирующим входом второго операционного усилителя и через шестой дополнительныйМОП.транзистор с шиной нулевого потенциала; подложка третьего дополнительного МОП. транзистора соединена с шиной запи рающего напряжения; исток второго дополнительного МОП.транзистора соединен с шиной нулевого потенциала; подложки четвертого, пятого и шестого дополнительных МОП транзисторов подключены к стоку четвертого и истоку пятого дополнительных МОП-транзисторов и к одной из обкладок второго конденсатора, другая обкладка которого соединена с шиной нулевого потенциала. Источники информации, принятые во вниманиепри экспертизе: 1. Патент Франции Ма 2081675 кл. 6 11 С 27/00,опубл, 1970, 2, Авторское свидетельство позаявке Яф 2107579/24, кл, 6 11 С 27/00 от 24,02.75.