Фазовый синхронизатор

569 ОЗВ О П И С А Н И ЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕУЕЛЬС 7 ВУ Союз Советских Социалистических Республик(43) Опубликовано 15,08,77. Бюллетень30 Совета Министров СССРпо делам изобретенийи открытий(72) Авторизобретен Ло 1) Заявител РОНИЗАТОР 4) ФАЗОВЫЙ Изобретение относится к технике телеграфной связи и может быть использовано в дешифраторах при приеме частотной телеграф,ии.Известен фазовый синхронизатор, содержащий последовательно соединенные формирователь импульсов, блок добавления-вычитания импульсов и делитель частоты, а также формирователь импульсов разрешения добавления и формирователь импульсов разрешения вычитания, первые выходы которых подключены к соответствующим входам блока добавления-вычитания импульсов, причем вторые выходы формирователя импульсов и формирователя импульсов разрешения вычитания подключены ко входам элемента 0 11.Однако известный фазовый синхронизатор не обеспечивает необходимой помехоустойчивости при расширении полосы синхронизации.С целью повышения помехоустойчивости при расширении полосы синхронизации в предлагаемый фазовый синхронизатор введены формирователь сигнала с нулевой зоной и дополнительный формирователь импульсов разрешения добавления, при этом выходы разрядов и основной выход делителя частоты подключены к соответствующим входам формирователя сигнала с нулевой зоной, один из выходов которого подключен к соответствующим входам формирователя импульсов разрещения вычитания и формирователя импульсов разрешения добавления, а другой выход подключен к соответствующему входу дополнительного формирователя импульсов разре шения добавления, ко второму входу которого подключен дополнительный вход формирователя импульсов разрешения добавления, а выход дополнительного формирователя импульсов разрешения добавления .подключен к 1 О дополнительному входу блока добавлениявычитания импульсов.На фиг, 1 приведена структурно-электрическая схема фазового синхронизатора.Фазовый синхронизатор содержит после довательно соединенные формирователь 1 импульсов, блок 2 добавления-вычитания импульсов, делитель 3 частоты., формирователь 4 импульсов разрешения добавления и формирователь 5 импульсов разрешения вычпта ния, первые выходы которых подключены кссответствующим входам блока 2 добавления-вычитания импульсов, причем вторые выходы формирователя 1 импульсов и формирователя 5 импульсов разрешения вычитания 25 подключены ко входам элемента об, формирователь Т сигнала с нулевой зоной, дополнительный формирователь 8 импульсов разрешения добавления, при этом выходы разрядов и основной выход делителя д частоты З 0 подключены к соответствующим входам фор 569038мирователя 7 сигнала с нулевой зоной, один из выходов которого подключен к соответствующим входам формирователя 5 импульсов разрешения вычитания и формирователя 4 импульсов разрешения добавления, а другой выход подключен к соответствующему входу дополнительного формирователя 8 импульсов разрешения дооавления, ко второму входу которого подключен дополнительный вход формпрсвателя 4 импульсов разрешения добавления, а выход дополнительного формирователя 8 импульсов разрешения добавления подключен к дополнительному входу блока 2 добавления-вычитания импульсов.Фазовьш синхронизатор работает следующим ооразом.На формирователь 1 импульсов подаются импульсы с часотои й , 1 й - коэффициент деления делителя 3 частоты), сдвинутыс один отно итсльно другого на половину периода. Эти импульсы поступают на блок 2 дооавления-вычитания импульсов, элемент Иб и делитель 3 частоты. На выходе последнего возникают импульсы с частотой, приблизительно равнойиз которых формирователем 7 сигнала с нулевой зоной формируется сигнал с нулевой зоной. Этп импульсы создают пулевую зону при синфазности. В отрицательные перепады промежуточной частоты через формирователь б импульсов разрешения вычитания выдается сигнал, запрещающий прохождение импульсов на делитель 3 частоты через блок 2 добавления-вычитания импульсов. Фаза импульсов с делителя 3 частоты отстает на вели шну ширины импульсов. Импульс разрешения вычитания формируется постоянно при р ( подставки.При р (подставки фазовый синхронизатор работает следующим образом.Импульсы сигнала 1 р поступают на формирователь 4 импульсов разрешения добавления, который формирует импульсы от положительных и отрицательных фронтов сигнала.Импульс, соответствующий отрицательному фронту, поступает на формирователь 4 импульсов разрешения добавления при отрицательном перепаде импульсов, который формирует импульс разрешения добавления. Импульс разрешения добавления через блок 2 добавления-вычитания импульсов поступает на делитель 3 частоты, а с него импульсы укорачиваются и положительным перепадом перебрасывают формирователь 5 импульсов разрешения вычитания в исходное состояние. Импульсы добавления и импульсы вычитания с элемента О б поступают на выход синхронизатора для формирования полярности посылки в зависимости от поступающей на вход частоты сигнала. С целью увеличения полосы 5 синхронизации при 1" подставки дополнительно введены формирователь 7 сигнала с нулевой зоной и дополнительный формирователь 8 импульсов разрешения добавления.Второй метод увеличения полосы синхрониза ции - это увеличение частоты импульсов добавления.Формула изобретения15Фазовый синхронизатор, содержащий последовательно соединенные формирователь импульсов, блок добавления-вычитания импульсов и делитель частоты, а также форми рователь импульсов разрешения добавленияи формирователь импульсов разрешения вычитания, первые выходы которых подключены к соответствующим входам блока добавления-вычитания импульсов, причем вторые 25 выходы формирователя импульсов и формирователя импульсов разрешения вычитания подключены ко входам элемента И, о т л ич а ю щ и й с я тем, что, с целью повышения помехоустойчивости при расширении полосы 30 синхронизации, введены формирователь сигнала с нулевой зоной и дополнительный формирователь импульсоз разрешения добавления, при этом выходы разрядов и основной выход делителя частоты подключены к ссотЗ 5 ветствующим входам формирователя сигналас нулевой зоной, один нз выходов которого подключен к соответствующим входам формирователя импульсов разрешения вычитания и формирователя импульсов разрешения до бавления, а другой выход подключен к соответствующему входу дополнительного формирователя импульсов разрешения добавления, ко второму входу которого подключен дополнительный вход формирователя импульсов 45 разрешения добавления, а выход дополнительного формирователя импульсов разрешения добавления подключен к дополнительному входу блока добавления-вычитания импульсов.50Источник информации, принятый во внимание при экспертизе изобретения:1, Е. М. Мартынов, Синхронизация в системах передачи дискретных сообщений, М.,55 Связь, 1972, с. 110.569038 Заказ 648/1824ЦНИИП Изд.668 Тираж 818 Государственного комитета Совета Минис по делам изобретений и открытий Москва, Ж.35, Раушская наб., д. 4/5