Частотно-фазовый компаратор

семмл -. Язл ивц бн лСоюз Советскии Сониалистичеснии РеспубликЛИСЗОБРЕТЕ Н И 566301 К АВТОРСКОМУ СВИДЕТЕЛЬСТВ фт) Дополннтельн (22) Заявлено 03,к авт. свнд-в 4 75(21) 2152760/09 М, Кл, 1 03 2 13/О с присоединением заявки Л23) Приоритетосудврствеииый кометеСовета Мииистрав СССРпо делам изобретеиийи открытий Опубликовано 5.07,77.Б УЛК 621,376,5(088,8) те 5)- ата опубликования опнсани 11.0(7 е) Заявите ЗОВЫЙ КОМПАРАТО 54) чАстот ы повтор- кирующего Изобретение относится к радиотехнике и может использоваться в устройствах автоподстройки частоты и фазы, а также в устройствах для стабилизации и синхронизации скорости. Известен частотно-фазовый компаратор по авторскому свидетельству484621, содержащий схемы И-НЕ, фазовый и два блокирующих тригг ра причем входы фазового триггера подключены к источникам контролируемой и эталонной частоты, а также соедцнень с первыми входами двух схем И-НЕ, к вторым входам которых под-. клточены соответственно единичный и нулевой выходы фазового триггера, а к выходам - первые входы блокировочных триггеров, нулевые выходы которых соединены с нх вторыми входами через схему И-НЕ, а единичць е выходы - с первыми входами четвертой и пятой схем И-НЕ соответственно, при этом второй вход четвертой схемы И-НЕ с оеди;:ен с выходом пятойсхелкы И-НЕ, второй вход .которой подключен к нулевому выходу фазового триггера 1. Недостаток компаратора в отсутствииблокировки срабатывания третьей схемыИ-НЕ, вследствие чего возможнные ложные срабатывания блотриггера.Цель изобретения - исключение ложных срабатываний блокирующего триггера.Для этого в частотно-фазовом компараторе по авторскому свидетельству4846 21, ц содержащем схемы И НЕ, фазовый и дваблокирующих триггера, в котором входыфазового триггера подключенык клеммамисточников контролируемой и эталоннойчастоты, а также соединены с первыми 35 входами двух схем И-НЕ, к вторым входам которых подключены соответственно единичный и нулевой выходы упомянутого фазового триггера, а к выходам - первыевходы блокировочных триггеров, нулевые 20 выходы которых соединены с их вторымивходами через схему И-НЕ, а единичныевыходы соответственно - с первыми входами четвертой и пятой схем И/НГ, цриэтом второй вход четвертой схемы И-НЕ 2 б соединен с выходом пятой схемы И-НЕ, 566301второй вход которой подключен к нулевомувыходу фазового триггера, выходы первойи второй схем И-НЕ подключены к соответствующим входам третьей схемы И-НЕ,Такой компаратор обеспечивает работублокирующего триггера без повторных, ложных срабатываний и исключает преждевременные неточные показания.На чертеже приведена структурная электрическая схема предложенного частотнофазового компвратора,Частотно-фазовый компаратор по авторскому свидетельству % 484621 содержитпервую 1 и вторую 2 схемы И-НЕ, фазовый триггер 3, первый блокируюший триггер 4, второй блокирующий триггер 5,причем входы фазового триггера 3 подключены к выходу источника 6 контролируемойчастоты и выходу источника 7 эталоннойчастоты, в также к первым вхоаам первой1 и второй 2 схем И-НЕ, к вторым входамкоторых подключены еаиничный и нулевойвыходы фазового триггера 3 соответственнов к выходам - первые входы первого 4 ивторого 5 блокирующих триггера, нулевыевыходы которых соединены с их вторымивхоаами через третью схему 8 И-НЕ, аединичные выхоаы с первыми входами четвертой 9 и пятой 10 схем И-НЕ, при этомвторой вход четвертой схемы,9 И-НЕ соединен с выходом пятой схемы 10 И-НЕ,второй вход которой подключен к нулевомувыходу фазового триггера 3. При этом выходы первой 1 и второй 2 схем И-НЕ подкпючены к соответствующим входам третьейсхемы 8 И-НЕ.Частотно-фазовый компарвтор работаетследующим образом.При превышении частоты источника 7эталонной частоты, сравниваемой с нимчастоты источника 6 контролируемой частоты возникает состояние, которое характеризуется тем, что в промежутке междупоступлением на вход триггера 3 двух импульсов контролируемой частоты на еговход поступают двв импульса эталоннойчастоты, первый из которых устанавливаетвыход, соединенный со схемой 2 И-НЕ, вединичное состояние, в выход, соединенныйсо схемой 1 И-НЕ, - в нулевое, подгсьтввливвя тем самым схему 2 И-НЕ кпрохождению второго импульса, который с выхода схемы 2 И-НЕ пос. упит на входвторого блокирующего три: гера 5, Приэтом выход триггера 5, со:,диненный сосхемой 9 И-НЕ, устанавливается в пулевое состояние, блокируя схему 9 И-НЕ,благодаря чему выход компаратора устанавливается в состояние, сигнализируюшее отом, что эталонная частота выше контролируемой.10 В указанном состоянии компаратор находится до тех пор, пока в промежуткемежду поступлением на вход триггера 3двух импульсов эталонной частоты на еговход поступят два импульса контролируемой частоты. При этом сигналы с выходов триггеров 4 и 5 поступят нв вход схемы 8 И-НЕ, Однако сигнал на выходе схемы 8 И-НЕ появляется с задержкой благодаря тому, что с выхода схемы 1 И-НЕна вход схемы 8 И-НЕ будет поступатьвходной импульс, предотвращая повторноесрабатывание триггера 4. После окончанияаействия входного импульса задержанныйсигнал с выхода схемы И-НЕ установитблокирующие триггеры 4 и 5 в исходноесостояние, при котором на их выходах, соединенных со схемами 10 и 9 И-НЕ соответственно, будет единичное состояние. Компвратор перейдет от режима сравнения частот к режиму сравнения фаз. На схемы 9и 10 И-НЕ с выходов триггеров 4 и 5подается разрешающий единичный сигнал,и выход компарвтора повторяет, состояниевыхода фазового триггера 3, при этом длительность выходных импульсов пропорциональна фазовому сдвигу сравниваемых частот.формула изобретенияЧастотно-фазовый компаратор поввт. св, Мо 484621, о т л и ч а ю ш и й с я тем, что с целью исключения ложных срабатываний, выходы первой и второй схем И-НЕ подключены к соответствующим входам третьей схемы И-НЕ,Источники информации, принятые во внимание при экспертизе:1. А вторское свидетельство СССРМа 484621, кл, Н 03 2 13/00, 1974,дписно инистр Заказ 2511/3 ССС крытий бд, 4/ 130 илиал ППП фПатентф г. Ужгород, ул, Проектная, 4