Устройство для защиты от импульсных помех

(11) 559415 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ву 4 61) олнительное к авт. с 2) Заявлено 10.11,75 (21) М, Кл,е 89356/09 Ь 1/О м заявки М присоедине Государственный иомит Совета Министров ССС по делам изобретений и открытий(45) Дата опубликования описания 18.07.77(7 итель ИСТВО ДЛЯ ЗАЩИТЫМПУЛЬСНЫХ ПОМЕХ 4) УС ОТИзобретение относится к электросвязи иможет использоваться в аппаратуре передачи данных,По основному авторскому свидетельству425366 известно устройство для защиты от импульсных помех, содержащее схему совпадения, один входкоторой соединенс входом устройства, к второму входу подключен выход триггера, к счетному входукоторого через вторую схему совпаденияподключен выход элемента задержки, а выход первой схемы совпадения подключенк второму входу второй схемы совпаденияи к входу элемента задержки, выполненного в виде счетчика на двух триггерах. Кдополнительному входу первой схемы совпадения подключен тактовый генератор, установочные входы триггера и элементазадержки соединены с входом устройства,выходом которого является выход второй схемы совпадения 1.Известное устройство не обеспечиваетдостаточной защиты от импульсных помех,Предлагаемое устройство для зашиты отимпульсных помех отличается от известного тем, что в него для повышения помехоустойчивости введены первый и второй элементы ИЛИ и две цепи, каждая из которыхсостоит из последовательно соединенныхэлемента И и управляемого триггера, Одинвход элемента И каждой цепи соединен свыходом триггера, другой - с соответствуюшим входом первого элемента ИЛИ, выходкоторого подключен к соответствующему1 О входу первой схемы совпадения, а выходыуправляемых триггеров обеих цепей подключены к соответствующим входам второгоэлемента ИЛИ.На чертеже приведена структурная элекИ трическая схема предлагаемого устройствадля защиты от импульсных помех,Устройство содержит первый элементИЛИ 1, Ьторой элемент ИЛИ 2, первуюсхему совпадения 3, один вход которой со-,20 единен с выходом первого эле,нта ИЛИ 1,другой вход - с выходом триггера 4, ксчетному входу которого подключен выходэлемента задержки 5 через вторую схемусовпадения 6, а выход первой схемы сов 25 падения 3 подключен к второму входу второй схемы совпадения 6 и к входу элемента задержки 5. К установочным входам триггера 4 и элемента задержки 5 подключенвыход первого элемента ИЛИ 1,Устройство содержит также две цепи, 5каждая из которых состоит из последовательно соединенных элемента И 7 (8)и управляемого триггера 9 ( 10) . Одиниз входов каждого элемента И соединен свыходом триггера 4, а другой - с соответствующим входом первого элемента ИЛИ 1,выходы управляемых триггеров обеих цепей подключены к соответствующим входам второго элемента ИЛИ 2,При отсутствии сигналов на входах устройства или при наличии сигналов помехс длительностью, меньшей длительностисигналов записи или чтения, сигналы навходы элементов И 7 и 8 не поступают.Управляемые триггеры 9, 10 остаются в 20исходном состоянии, и с их выходов сигналы записи и чтения на входы управления памятью не поступают, ключи адресного, входного и выходного регистровзакрыты, 25При поступлении сигналов на входы"Запись" и "Чтением устройство работаетследующим образом.Сигнал записи поступает на вход элемента И 7 и одновременно на вход элемента ИЛИ 1, Сигнал с выхода последнегочерез схему совпадения 3, элемент задержки 5, схему совпадения 6 и триггер 4 поступает на вход элемента И 7. С выходаэлемента И 7 сигнал в качестве управля- З 5ющего поступает на вход памяти и одновременно - на управляемый триггер 9, выходной сигнал кэтэрэгэ открывает ключи входного регистра и через элемент ИЛИ 2 -ключи адреснэгэ регистра. 40Сигнал чтения, поступающий на входэлемента И 8, одновременно поступает навход элемента ИЛИ 1, проходит через схему совпадения 3, элемент задержки 5, схемусовпадения 6 и триггер 4 и поступает навторой вход элемента И 8. С выхода элемента И 8 сигнал в качестве управляющего поступает на вход памяти и одновременно на вход управляемого триггера 10, выходной сигнал которого открывает ключивыходного регистра и через элементИЛИ 2 - ключи адреснэгэ регистра,Таким образом стробирование ключейадресного, входного и выходного регистровпамяти, а также устройств управления памятьюпроизводится сигналом, защищенным эт импульсных помех, т. е, помехоустойчивыйприем (передача)осуществляется с помощьювсего одного устройства, Это позволяетсократить объем оборудования и повыситьнадежность его работы,формула изобретенияУстройство для защиты от импульсныхпомех по авт, св.425366, о т л и -ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, в него введеныпервый и второй элементы ИЛИ и две цепи,каждая из которых состоит из последовательно соединенных элемента И и управляемого триггера, один вход элемента Икаждой цепи соединен с выходом триггера,другой - с соответствующим входом первого элемента ИЛИ, выход которого подключен к соответствующему входу первойсхемы совпадения, а выходы управляемыхтриггеров обеих цепей пэдкпючены к соответствующим входам второго эпементаИЛИ,Источники информации, принятые во внимание при экспертизе:1, Авторское свидетельство СССР.425366, М, Кл, Н 041/00, приоритет 05,10,71 (прототип).559415 Составитель Е, Погибловедактор Г. Котельский Техред М. Левицкая Коррект Влас енк в С лиал ППП "Патент", г, Ужгород, ул. Проектная, 4 аз 1377/110 Тираж 815ЦНИИПИ Государственного комитетапо делам изобретений113035, Москва, Ж, Рауш ПодписноеСовета Министроткрытийкая набд. 4/