Устройство для определения параметра условного математического ожидания

ОП ИСАНИЕИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистицеских Реслублик(51) И, Кл.606 Г 15/ присоединением заявкиГасударственный комитет Совета Министров СССР по делан изобретений и открытий(45) Дата опубликования описания 13.06.77(53) УД 681.323 (088,8) 2) Автор изобретения Л. Яхнис 1) Заявител 54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПАРАМЕТРУСЛОВНОГО МАТЕМАТИЧЕСКОГО ОЖИДАНИЯ а управлеключен к упвого преобравляющему выходом бло которого под единен со вторым ния, третий выход равляющему входу разователя, а четв входу сумматора, вход которого под цифро аналого ертый - к уп первый инфор лючен к вых мационнь оду блок ют несполь 20 Изобретение относится к области специализированных средств вычислительной и измерительной техники и может быть исполь зовано в системах автоматического управления, контроля и радиоэлектронных приборах.Известны устройства для обработки информации и анализа статистических данных, например устройства для определения условного математического ожидания 1.Однако такие устройства облададостаточным быстродействием при и зовании в системах контроля.Известно устройство для определения параметра условного математического ожидания, содержащее блок формирования условного случайного процесса, первый и второй входы которого являются входами устройства, третий вход соединен с первым выходом блока управления, четвертый - с выходом цифроаналогового преобразователя, первый выход блока формирования случайного процесса подключен к первому входу блока управления, второй вход которого является третьим входом устройства, четвертый вход которого подключен к пеовому входу блока сравнения, управляющий вход которого сосравнения, а выход - ко входу цифроаналогового преобразователя 21,Однако, например, для достоверного определения чувствительности приемника необходимо до ста шагов поиска параметра.Этоувеличивает время контроля одного параметра (чувствительности приемника) до500-1000 сек, что является недопустимобольшим временем, так как часто 10 минотводится на контроль всего объекта, насчитывающего более сотни параметров.Целью изобретения является повышениебыстродействия устройства.Это достигается тем, что в устройствовводят интегратор и сдвигающий регистр,вход которого соединен с пятым выходомблока управления, а выход подключен ковторому информационному входу сумматора, вход интегратора соединен со вторым выходом блока формирования случайного процесса, а выход - со вторым входом блока сравнения,Повышение быстродействия устройствасоответствует резкому уменьшению числашагов поиска благодаря переходу на двоичный поиск (метод половинного деления), который оптимален по быстродействию: обеспечивает на каждом шаге поиска максимальное приращение информации о значении искомого параметра. Переход на двоичный поискобеспечивается применением сдвигаюшегорегистра.На чертеже приведена функциональная 15схема предлагаемого устройства.Устройство содеожит блок 1 формирования условного случайного процесса у/Хпервый и втооой входы блока 1 соединеныс первым и вторым входами устройства, а 20первый выход блока 1 - с блоком управления 2, который управляет работой всегоустройства. Блок управления 2 содержит,например, блок 3 распределения, первыйвход которого соединен с первым выходом 25блока 1 формирования условного случайногопроцесса, делитель частоты 4, вход которого соединен с первым выходом блока 3 распределения, а выход - со вторым входомблока 3 распоеделения и с единичным вхо- ЗОдом триггера 5. Нулевой вход триггера 5соединен с третьим входом устройства ивторым выходом блока 3, а выход - с управляющим входом блока 1 формированияусповного спучайного процесса. Второй входбп ока 1 формир ования усп овного случайногопр оцесса соединен через интегратор 6 с первым входом блока сравнения 7, второй входкоторого соединен с четвертым входом устройства (А). Выход блока 7 сравнения соединен с управляющим входом сумматора 8,первый вход которого соединен с выходомсдвигающего регистра 9, а выход - го входом цифроаналогового преобразователя 10.Выход преобразователя 10 соединен с выходом устройства и с четвертым входомблока 1 формирования условного случайного процесса. Третий, четвертый, пятый ишестой выходы блока 3 распределения соединены соответственно с управляющим вхо- фдом блока 7 сравнения, входом сдвигающего регистра 9, третьим входом сумматора 8 и вторым входом цифроаналоговогопреобразователя 10.МРаботает устройство следующим образом.На первые входы устройства поданы случайные процессы уИ) и х И) соответственно, а на выходе цифооаналогового преобразователя 10 установлен опорный сигнал 6 О Х - первое значение искомого параметра условного случайного процесса. По команде с третьего входа устройства начинается первый цикл работы; триггер 5 перебрасывается и отрывает блок 1 формирования условного случайного процесса. В моменты равенства случайного процесса х(т,) опорному значению х блок 1 выдает условный случайный сигнал у/Х на интегратор 6 и синхронизирующий импульс в блок 3 распределения. Делитель частоты 4 на и определяет число выбооок условного случайного сигнала у/Х в интегратор 6, необходимое для оценки;условного математического ожидания ЬГ(у/х). После прихода на делитель частоты 4 ц, импульсов с него выдается сигнал, который перебрасывает триггер 5 и запирает блок 1 формирования условного случайного процесса. Этот же сигнал с делителя частоты поступает на второй вход блока 3 распределения и служит опорным для последующей синхронизации работы узлов устройства блоком 2 управления; блок 3 распределения с четвертого выхода выдает команду на очередной сдвиг в сдвигающий регистр 9, а с третьего выхода - команду на сравнение блоком 7 оценки условного математического ожидания М ( у/Х) с интегратора 6 с его заданным значением А. Результат сравнения с блока 7 в виде команды "+" (сложить) или "-" (вычесть) поступает на сумматор 8, который по команде с пятого выхода блока 3 распределения производит алгебраическое суммирование содержимого сумматора 8 с очередной ступенькой со сдвигаюшего регистра 9. Затем по команде с шестого выхода блока 2 распределения преобразователь 10 производит преобразование параметра Х условного математического ожидания в спорный сигнал на блок 1 формирования условного случайного процесса, На этом первый цикл поиска параметра условного математического ожидания заканчивается.По команде теперь уже со второго выхода блока 2 распределения на триггер 5 начинается второй цикл поиска подбора параметра условного математического ожидания, Число циклов поиска определяется блоком 3 распределения, исходя из требуемой точности определения параметра условного математического ожидания, Обычно число этих циклов не превышает десяти, так как при двоичном поиске методическая погрешность за десять шагов поиска становится меньше1 10,1%, так как О, 1%.2 1024Описываемое устройство при использова нии его, например, для автоматического контроля чувствительности радиоприемника позволяет уменьшить число выставок входного сигнала (число шагов поиска) со стадо десяти шагов, т,е. в 10 раз при сохра- Ь нении точности контроля, Реализация такого устройства в системе автоматического конт роля проста, так как интегратор 6, блок сравнения 7, сдвигающий регистр 9, сумматор 8 и все устройство управления реализу- ф ются цифровой вычислительной машиной, на базе которой выполняется система автоматического контроля.ф о р м у л а изобретенияУстройство для определения параметра условного математического ожидания, содержащее блок формирования условного случайного процесса, первый и второй входы которого являются входами устройства, третий вход соединен с первым выходом блока управления, четвертый - с выходом цифроаналогового преобразователя, первый выход блока формирования случайного процесса подключен к первому входу блока управления, второй вход которого является третьим входом устройства, четвертый вход которогоподключен к первому входу блока сравнения,управляющий вход которого соединен со вторым выходом блока управления, третий выход которого подключен к управляющемувходу цифроаналогового преобразователя, ачетвертый - к управляющему входу сумматора, первый информационный вход которогоподключен к выходу блока сравнения, а выход - ко входу цифооаналогового преобразователя, о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействия, оно содержит интегратор и сдвигающий регистр,вход которого соединен с пятым выходомблока управления, а выход подключен ковторому информационному входу сумматора,вход интегратора соединен со вторым вы -ходом блока формирования случайного процесса, а выход - со вторым входом блокасравнения,Источники информации, принятые во внимание при экспертизе:1. Мирский Г. Я, Аппаратурное определение характеристик спучайных процессов, М.,"Энергия", 1972, стр. 342-350.2, Авторское свидетельство СССРМ 520596, М.Кл Й 06 Г 15/36, 1974,Заказ 126/27 Тираж 902 Подписное ПНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5 Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4