Двухквадрантное множительное устройство

ОП ИСАНИЕИЗОБРЕТЕН ИЯК ТОРСИОУ СИДНВДСТВУ Союз Советских Социалистических Республик) За явлен о 1 5. 04. 75 124945/2 06 Ь 7/1 м заявки-с присоеди Государственный камнтеСовета Министров СССРпа делам изааретенийн открытий(45) Дата опубликования описани нь5(53) УДК 681.8 .813 (088,8 04. 77 Авторыизобретения Тицкий Фильков и( 54) 1 БУКБА РАНТНОБ .4 НОЖИТБНОБ УСТройСТ Устроист ания в схемпре начено для использо ычислительавтоматики ной техники Известно ожи ное роиство, выперационных усилитетакого устройства пэлненнэе н лей 11. Не основе статко ирующим одом п ого дифференциальнотрицательной обрат о усилителя, в ц вляется низкая точность перемножени напряжений.Наиболее близким техническим решением к данному изобретению является двухквад- О рантное множительное устройство 2, содержащее первую дифференциальную пару транзисторов, эмиттеры которых соединены между собой. База первого транзистора через первый масштабный резистор соединена 15 с первым входом устройства, база второго транзистора через второй масштабный резистор - с подвижным контактом задающе-. го потенциометра, выводы которого подключены к источнику опорного напряжения,Кол лектор первого транзистора соединен через третий масштабный резистор с шиной нулевого потенциала и непосредственно с инверной связи которого включен четвертый масштабный резистор, а неинвертируюший вхэдподключен к шине нулевого потенциала, Неинвертируюший вход второго дифференциального усилителя подключен к шине нулевогопотенциала, а второй вход устройства черезпятый масштабный резистор соединен с инвертируюшим входом усилителя,Точность умножения сигналов в такомустройстве не высока, так как в режимеумножения сигналов при изменениях тока,поступающего от генератора стабильноготока, на коллекторах транзисторов дифференциальной пары возникает не только полезный сигнал, но и большие вариации синйазного уровня сигнала.Предложенное устройство с целью повышения точности работы содержит вторуюдифференциальную пару транзисторов и третий дифференциальный усилитель, в цепи отрицательной обратной связи которого включен шестой масштабный резистор, Неинвертируюший вход этого усилителя соединен с шиной нулевэгэ потенциала, инвертирующийвход непосредственно соединен с коллекто 545992ром второго транзисторе первой дифференциальной пары и через седьмой масштабный резистор с выходом первого дифференциального усилителя, а выход является выходом устройства, Базы транзисторов второй дифференциальной пары соединены с третьим входом устройства, эмиттеры подключены к выходу второго дифференциального усилителя, коллектор первого транзистора соединен с эмиттерами транзисторов первой дифферек О циадьной пары, а коллектор второго транзистора - с инвертирующим входом второго дифференциального усилителя.Схема предложенного множительного устройства приведена ке чертеже.Устройство содержит первую дифференциальную пару транзисторов 1 и 2, База первого транзистора 1 через первый масштабный резистор 3 соединена с первым входом,О 4 устройства, база второго транзисторе 2 через второй масштабный резистор 5 - с подвижным коктактом задающего потенциометра 6, выводы которогс подключены к источнику опорного напряжения 7, Коллектор транзистора 1 соединен через третий масштабный резистор Э с шиной нулевого потенциала и непосредственно с иквертирующим входом первого дпфферепциадьного усилителя 9, в цепи отрицательной обратной связи чд которого включен четвертый масштабный резистор 10, К ипвертирующему входу второго дифференциального усилителя 11 подкл 1 очен пятый масштабный резистор 12,Устройство содержит также вторую дифферекци- .- алькую пару транзисторов 13 и 14 и третий дифференциальный усилитель 15, в пепи отрицательной обратной связи которого включен шестой масштабный резистор 16. Иквертирующий вход усилителя соединен с седьмым масштабным резистором 17,На чертеже обозначены: второй вход 16 устройства, вход по опорному напряжению 19, выход 20 устройства и ограничивающие,д резисторы 21 и 22 транзисторов 1 и 2.Устройство работает следующим образом, Умножение сигналов производится на дифференциальной паре 1 и 2. Один умножаемый сигнал (положительный или отрицатель О ный) подается в базу левого транзистора 1 дифференциальной пары, второй через транзисторы 1 3 и 14 - в эмиттеры транзисторов 1 и 2. Ток через эти транзисторы перераспределяется поровну, так как парамет ры транзисторов 1 и 2 идентичны. От изменения сигнала Оу изменяется уровень тока0 чКоэффициент дифференциального усиления 60 К изменяется. следовательно, можно записать К= К О /Я, что соответствуетУВых . ч х ч югде - К К - коэффициенты пропорцио 2наль ности.11 итание коллекторов дифференциальной пары 1, 2 осуществляется через дифференциальный усилитель 9, причем режим схемы выбран таким образом, что ка коллекто - рах транзисторов 1 и 2 постоянно присутствует нулевой потенциал, Слежение за нулевым потенциалом осуществляют усилители 9 и 1 5. Дифференциальный усилитель 9 отслеживает изменение питания коллекторов пары, поддерживая его постояккь 1 м при изменении окружающей температуры в широком диапазоне. Сигнал произведения двух напряжекий снимается с правого коллектора транзистора 2 и усиливается операционным усилителем 15, В устройстве применека термостабилизация режима работы дифференциальной пары,Пр 11 мекекие предложенного множительнс го устройства позволяет повысить точность умножениярасширить диапазон входных и выходных сигкалов и исключить применениедополнительных каскадов усиления.1 ормуда изобретения,Л:-ухкьадрантное множительное устройство, содержащее первую дифференциальную пару 1 рачзисторов, эмиттеры которых соединены между собой, база первого транзистора через первый масштабный резистор соединена с первым входом устройства, база второго транзистора через второй масштабн 1 й резистор соединена с подвижным контактом задающего потенциометра, выводы которого 11 одключены к источнику опорного напряжения, коллектор первого транзистора соединен через третий масштабный резистор с шиной нулевого потенциала и непосредственно с инвертирующим входом первого дифференциального усилителя, в цени отрицательной обратной связи которого включен четвертый масштабный резистор, а неинвертирующий вход подключен к шине нулевого потенциала, и второй дифференциальный усилитель, неинвертирующий вход которого подключен к шине нулевого потенциала , а второй вход устройства через пятый масштабный резистор соединен с инвертирующим входом усилителя, отличающееся тем, что, с целью повышения точности работы, оно содержит вторую дифференциальную пару транзисторов и третий дифференциальный усилитель,545892 Составитель О. СахаровТехред О, Луговая Корректор В. Са Редак Л. Утехи Подписноеовета Министров ССоткрытийая наб., д, 4/5 Тираж 898нного комитет зобретений иЖ, Раушс ППП "Патентф, г,и оектн од в цепи отрицательной обратной связи которого включен шестой масштабный резистор,неинвертирующий вход соединен с шиной нулевого потенциала, инвертирующий вход непосредственно соединен с коллектором вто- брого транзистора первой дифференциальнойпары и через седьмой масштабный резистор -с выходом первого дифференциального усилителя, а выход третьего дифференциальногоусилителя является выходом устройства; цбазы транзисторов второй дифференциальнойпары соединены с третьим входом устройства; эмиттеры подключены к выходу втоаказ 236/2 ЦНИИПИ Государстве по дела 113035, Москврого дифференциального усилителя; коллектор первого транзистора соединен с эмиттерами транзисторов первой дифференциальнойпары, а коллектор второго транзистора - синвертирующим входом второго дифференциального усилителя.Источники информации, принятые во внимание при экспертизе:1, "Вычислительная техника" Справочникпод ред, Г. Хаски и Г. Кориа, изд. "Энергия",т, 1, 1964, разд. 3-2,2, Шило В,Л, фЛинейные интегральные схемы", Изд. "Сов. радио", 1 974 ( прототип) .