Переключатель

11540377 Союз Советских Социалистических Республик(51) Дополнительно вт сви в -22) Заявлено 02.01.74 (21) 1986617/2 51) М.Кл. Н 03 К 1716 присоединением зая сударственный комитет 3) Приоритет -Совета Министров СС ло делам нзобретени 43) Опубликовано 25 2.76, Бюллетень,",в 53) УДК 621.382ткрытнн та опубликования описания 12.04.7(2) Авторы изобретени И, Золотаревский и В. П. Сидоренко 71) Заявител 54) ЙЕРЕКЛЮЧАТЕЛ Изобретение относится к аналоговой и аналого-цифровой вычислительной технике ц теле. метрии и может быть использовано для комму тации аналоговых сигналов в различных радиоэлектронных устройствах.Известны электронные переключатели аналоговых сигналов, содержащие ключевыс МОП-транзисторы и схему управления, выполненную на инверторе, вход которого подсоединен к средней точке двух последовательцосоединенных МОП-резисторов, включенных между отрицательным полюсом источника напряжения питания и управляющим входом, а выход подключен к затвору управляющего МОП-транзистора, исток которого подключен к управляющему входу переключателя,Однако в таких переключателях согласование по вытекающему току биполярных лцодно-транзисторных или транзисторцо-транзисторных логических (ДТЛ и ТТЛ) схем осуществляется повышением сопротивления на. грузочных компонентов в цепи управления, что приводит к уменьшению быстродействия, Кроме того, выполнение выходного каскада схемы управления в виде инвертора, нагрузочцый компонент которого выполнен на МОП-транзисторе в режиме резистора, приводит к тому, что время заряда входной емкости ключевого МОП-транзистора велико.При этом уровень напряжения на затворе ключевого транзистора меньше напряжения питания ца величину порога отпирания нагру. зочного транзистора, что повышает сопротивление открытого ключа и уменьшает его стабильность,Целью изобретения является расширение функциональных возможностей схемы за счет повышения быстродействия и надежности ее работы. Это достигается тем, что в схему управления введены дополнительный МОП-транзистор, исток которого подключен к управляющему входу переключателя, а сток - к источнику положительного напряжения, причем затвор этого транзистора подсоединен к выходу инвертора схемы управления, буферный усилитель, выполненный на инверторе с динамической положительной обратной связью по напряжению, выход которого подключен к затвору ключевого МОП-транзистора, а вход - к стоку управляющего МОП-транзистора, резистор, который включен между отрицательным полюсом цапряжения питания и выходом буферного усилителя.Благодаря действию дополнительного МОП-транзистора напряжение на управляющем входе переключателя при согласовании с ДТЛ и ТТЛ схемами будет повьшаться, увеличивая тем самым надежность срабатывания переключателя и коэффициент объе.динения по входу. Включение буферного усилителя и резистора приводит, соответственно, к увеличению быстродействия и напряжения на затворе ключевого МОП-транзистора до напряжения источника питания.Схема переключателя представлена на чертеже.Переключатель содержит ключевой МОП- транзистор 1, затвор которого через резистор 2 соединен с отрицательным полюсом источника постоянного напряжения 8, буферный усилитель 4, выход которого подключен к затвору ключевого транзистора, а вход - к средней точке последовательно-соединенных на грузочного МОП-транзистора 5 н управляющего МОП-транзистора б, управление которым осуществляется инвертором, выполненным на транзисторах 7 и 8, причем параллельно тран. зистору 8 включен транзистор 9, затвор которого соединен с отрицательным полюсом источника постоянного напряжения 8, а вход инвертора подключен к средней точке последовательно-соединенных МОП-резисторов 10 и 11. Дополнительный МОП-транзистор 12 включен между управляющим входом 18 и положительным полюсом источника напряжения 14, причем затвор его подсоединен к выходу инвертора.Аналоговый сигнал подается на входную клемму 15 и снимается с выходной клеммы 1 б.Переключатель работает следующим образом.При низком уровне управляющего сигнала напряжение на выходе инвертора будет ниже порогового.Управляющий МОП-транзистор б закрыт и буферный усилитель передает на затвор ключевого транзистора 1 запирающее напряжение, близкое к напряжению источника И. Если на выходе биполярной ТТЛ схемы, подсоединенной к управляющему входу переключателя, устанавливается высокий уровень сигнала, то в результате действия дополнительного транзистора 12, управление проводимостью которого осуществляется с помощью выходного напряжения инвертора, на управляющем входе установится напряжениеупр)О цу где У рыу высокий уровень напряжения на выходе ТТЛ схемы до подсоединения к управляющему входу. В результате этого повышается падежность работы схемы при значительных изменениях выходного напряжения ДТЛ или ТТЛ схем, положительного напряжения источника 5 питания и порогового напряжения.Положительное напряжение Еур через открытый управляющий транзистор б подается на буферный усилитель, работающий в ре жиме инверсии напряжения.10 Перезаряд входной емкости ключевоготранзистора будет происходить через откры.тый выходной транзистор буферного усилителя, уменьшая при этом время включения ключевого МОП-транзистора.15 В статическом состоянии к затвору ключевого транзистора через резистор 2 будет приложено напряжение, близкое к напряжению источника 3, что приводит к значительному уменьшению сопротивления канала от крытого ключевого транзистора, уменьшаятем самым коэффициент нелинейных искажений в заданном диапазоне коммутируемых сигналов.Формула изобретенияПереключатель, содержащий ключевойМОП-транзистор и схему управления, выполненную на инверторе, вход которого под соединен к средней точке двух последовательно соединенных МОП-резисторов, включенных между отрицательным полюсом источника постоянного напряжения и управляющим входом, а выход подключен к затвору управ ляющего МОП-транзистора, исток которого подключен к управляющему входу переключателя, отличающийся тем, что, с целью расширения функциональных возможностей, повышения быстродействия и надеж ности, в него введены дополнительный МОПтранзистор, исток которого подключен к управляющему входу переключателя, а сток - к источнику положительного напряжения, причем затвор этого транзистора подсоединен к 45 выходу инвертора схемы управления, буферный усилитель, выполненный на инверторе с динамической положительной обратной связью по напряжению, выход которого подключен к затвору ключевого МОП-транзистора, а 50 вход - к стоку управляющего МОП-транзистора, резистор, который включен между отрицательным полюсом напряжения питания и выходом буферного усилителя.1 ставитель С, ПоликарповТехред Л. Гладкова Ь,о 1 рск И. Самки Изд,435 сударственного по делам изо Москва, Ж.35, 23(Ъ 7 ЦНИИПИ Го)ч: Поди цсиоСССР Тир комитета Соверетений и откр аушскак ка 5., Тип. Харьк. фил. п;,ед, Патов дактор Н, Сторчеваи ьк 1354а Мииисьти 11з. 45