Многоразрядное множительное устройство

(51) М Кл6- 06 Ю 3/00 б. 06 б 7/16 исоединением заявкиосударственный комитетСовета Министров СССРпо делам иэооретенийи открытии 23) Приоритет(45) Дата опубликования описания 11.02.7 ДК 68188.8) А. Кочкарев и Я. Д. Зарецкий 72) Авторы изобретения Таганрогский технический институт им. В. Д. Калмыкова 1) Заявител РЯДНОЕ МНОЖИТЕЛЬНОЕ УСТРОИСТВО(54) МНО Устройство относится к области гибридной вычислительной техники.Известны множительные устройства, используемые в АВМ, в которых сомножители и результат представлены в виде напряжений, токов, углов поворота и т,п. 11 .Однако точность работы таких устройств недостаточна.Этот недостаток устранен в многоразрядных множительных устройствах, в которых многоразрядные числа представлены разрядными векторами и разрядными матрицами, элементы которых моделируются некоторыми постоянными напряжениями 21.Наиболее близким техническим решением к данному изобретению является многоразрядное множительное устройство, содержащее операционный усилитель с резистором в обратной связи и матрицу резисторов, каждый резистор которой одним зажимом соединен с одной из вертикальных шин, а другим - через управляемый ключ - с соответствующей горизонтальной шиной, подключенной ко входу устройства по опорному напряжению; управляющие входы ключей соения является упрошениительного устройства,15 конструкци С целью горазрядных содержит вь блок норм с выходом ходных упр вертикальнь соединены сри умножении мноложенное устройство вляемые ключи и кото ого соединен ел и 1 ходные упраализации, вход роперационного усилииодами устройства.авляемых ключей пом шинам матрицы, ихо входом операционн теля, а выВходы выдключены к выходы го усили единены с первым многоразрядным входомустройства 31,Однако такие устройства сложны.Этот недостаток обусловлен тем, чтомоделирование каждого разряда проводитсяс использованием однородных сигналов (вчастности, постоянными токами или напряжениями), для обработки которых требуются раздельные каналы (при параллельной1 О обработке информации). Таким образом,количество оборудования в каждом решающемустройстве почти линейно зависит от длиныразрядной сетки.Целью изобрететеля, а управляющие входы подкл 1 очены ковторому многоразрядному входу устройства,На чертеже приведена структурная схема многоразрядного множительного устройства, реализующего Операцию й = Угде Х,- т) -разрядные чисга, изменяющиеся во времени,Устройство содержит матрицу 1 резисторов, состоящую изрезисторов 2, каждыйьиз которых через управляемый ключ 3 сое- )Одинен с горизонтальной шиной, операционный усилитель 4 с резистором 5 в цепиобратной связи выходные управляемые 1 цпочи б и блок нормализации 7,На 2 п -1 горизонтальньх шин матри кцы от генератора ортогональных сигналов(на чертеже не показан, так как он общийдля всех решающих блоков вычислительноймашины) подаются ортогоальные сигналынапример в базисе РадемахераВертикальные шины,. Число ) которыхявляются потенциально-нулевььц точкамиусилителя 4. Ключи Э матрицы 3. управля-,ются сигналами Х , представлякэщими собойкомпоненты разрядного вектора Х, модели- %РУЮЩЕГО ОДИ 1 ИЗ Со ЩОЭКИТЕ 21 Ей ( Ц 1 сс УПравлеиия на чертеже условно показаны 1 тчнКтИРОМ) таК, Чтс ЕСЛИ Х" Д Х, ТО ВСЕ Ксцсчи, управляемые этим сигналом, заИкнуты,а если К = О, то все ключ, управляемые З 1 эЭТИМ СИГНаЛОМ, РаЗОМКНУТЫ, ВЕРТИКЭ.1 ЬНЬ 1 РШИНЫ МатРИЦЫ ПОДКЛЮЧЕ)1 Ы КО ВХОДам ВЫходных ключей 6, которые управляютсякомпонентами У второго сомножитепя так,что если У =3., то соответствующий ипач 3"замкнут, а если )= О то разомкнут,Выходы ключей 6 подаются на усилитель 4который формирует результат вычислечияв ненормализованной форме в виде суммарНОГО ПЕрИОдИЧЕСКОГО НЕСИНуссЭИД.ННОГО Синада. Этот сигнал при необходимости подается на блок нормализации 7.Устройство работает следующим образом, На вертикальных шинах матрицы формируют сигналы Х, Х , ), , Х ", 45которые моделируют первый сомножитель Хбез сдвига ( Х .",), а также со сдвигом на-(сЭ.)один разряд влево ( Х ), ча два разряда- 111Ъ (2)влево ( З ), на иразрядов влево( Х ). Эти СИГНаЛЫ ПОДаЮтся На ВХОД сссрвыходных ключей 6, которые управляютсяКОМПОНЕНтаМИ тМОДЕЛИРУ 101 ЦИМИ РаЗРЯЦами второго сомножителя У . Цри этомесли1 - й разряд числа 1 равен единице, тоКЛ 1 ОЧ, УПРаВЛЯЕМЫй СИГНаЛОМ )с, ЗаМКНУТ Ии г4сигнал Х подается на усилитель 4, еслиже 3: разряд числа У равен нулю, то соотВетствуОщий кл 10 ч разомкнут и сигнална усилитель 4 не подается. Усилитель 4 СУМ 1,ЯРУЕ ВСЕ СИГ 11 ас 1 Ь ХОТОРЬ 1 Е Пт ОПСхсэют ключ: э; и па его Выходе получается СУМ 1 аРЕый С НЭЛ НЕ 0 УИсВ 1 ЬЭЦОМаЛИЗО ВаННой фОРЬ 1 Е ИнфОРЪ 1 аЦИЮ 0 ВЕЛИЧИНЕ П)ЭОИЗ Ведения Ь = ХУТаким образом, умноение В 2 ПЭЕДЛапаЕМОМ ,СТЭЭОйСТВЕ СВОДИ 1 СЯ К П- РаЗРЯДНО 11 СГВИГУ И Сс 11 В 1 РОВННИЮ,аОх НОРМаЛИЗИЦИИ с 7 РаСКЛИДЫВаЕТ СУ 1 .- Масны 1 СИ 1 сс Н К Мст 12 ЕНТЬ 1 ОСДЕСЧи 1 Я Ет НЕР 20 С ИЗ 0 ЭЗРЯД В "а зРИ,ОЛЬ ЗОа 1:ИЕсрСЯ;:ОС СИСТЕ.1 Ы 1 ЕДстаэ 101 ия миО Оэцз)эядЭьх, иссл В Вице пс рнсДИ" Скот 0 СИГс "а с" ОртЭО 1 с 1.,Ь 1 с 1 савля 101 иь позволяет знач)тельно ъ 11 эос1 И ; сОгг 1 рЭг;с 1 И 0, 01 Э с:;Л: К 0 С ","1 йс Вагсс. сЭВ с " эг:,:;От сэсс-ЭР с . с 1 ("Ог:.,с 0 р сс: -" . " -ЭЭ.сИ . а ОСЭсИС ". 1 сс" М)ЧОс.с ИЭ . 10 Опс ЭядссЪ си Ес, С",СЕЭ) Иг ";.,1,С.С 1 Е;11 Р,.,; НЕСЯ " .Л", ЕсЭ 1 се 5 Э )с 1 Эс. Ис.,1 Н", "сИг с а ВЫЯ;Дк 1 ССсдчпЭ-с)Ь. С Вг)ОЛИМИ ЦЭ ро"Г В; ВХОДЫ ВЫХ ОДБЬХ слс, РаЪ 1 ЯЕ МЬ 1 Х ЫОЧЕЙ ПОДИХ ВЬХОДЫ СОЕ-ИНЕНЬ 1 СО;.Х-;,СМ ".-;цНО 0 СвИсСансп Эа сС с "Е ВХОДЫ ЭцЭС 101 НЦК 1 10 И 1 Т 1 Е 30 В 1 И 1)1 сеИ 1 рЭХСИЕРТ 13:ОДНОМ 3 КЭ ЗМЭ)1.Н 0) 4 1."1, 1 с., ст сс сг ),илиал ППП "Патентф, г. Ужгород, ул. Проект ираж 86 енного к изобрет ква, ЖГосударст по делаЗОЗ М ПодписноеСовета Министров Сткрытийшская наб., д. 4/5