Устройство для обнаружения ошибок в системе остаточных классов

, МЕНЕН,Я В ЦИфРОВЬК ВгыЧЧС;тя. ЯГЬНЬХ МВШИнах используюИих форг иОл г- г( - ,-,р.(;., ставленИОГО В Сбь, Вычит: ,я гоИс"цнтьнудевизапии (мини:дальгье чис - .а) Видачева.:сИм рабочий диапазон, и Остатки . ПОконт.опьным Основаям. ПО таблицам мигП .НЫХ ,"ПСЕЛ ПРОВОДИТСЯ фОРМИРОВЯНИЕс:.;.- д(.Зх констант нулевизапии , Котщьег(ДОЬаЕЛЬНО ВЫЧИТаЮТСЯ ИЗ ИСХОДНОГО" р-.:з -льтате нулевизапии по всем осно -: по ко троп-.дым Основаниям получаются пдф ы в=л.ч-ча которьх несет информацию о,;Нас,. - , числа и ВГО правильности,НЕ,гОСтатОК таКОГО УСтРОйСтВа - НИЗКОЕОы .тдействие, так как операция контроляи оиредепе ля знака требует Я тактов мо.:,ул;.Ого вычитания и столько же тактов обрацеиа к таблинам минимальных чисел,ганбоцЕЕ бдИЗКИ ТЕХНИЧЕСКИМ РЕШЕНИЕМв ,:,рета, = является устройство которое;1 0,:. кс е-.с устройство также имеет низ-(- бь:г:го действие,,Э ДССТИГЯСТСЯ ТЕМ, ЧТО В УСТРойСТВОвв".уе:.ь. Два су,и,: Тора три преобразовате 519714ля в дополнительный код, сумматор по мо- . дулю Рг 1,первого уровня, два сумматора по: ,модулям Р и Р первого уровня, дваК Ксумматора ПО модуг.1 мРк 1 и Р второго уровня и блок формирования сигнала ошибки; 1 ц - 1 входов устройства соединены с входами первого блока памяти,выходы которого связаны соответственно, с входамисумматоров, выход первого сумматора подключен к первому входу сумматора по мо дулю Р 1 : первого уровня, второй вход ко- торого через первый преобразователь в дополнительный код соединен с-м входом устройства, а выход - с входом второго блока памяти. Выходы второго и третьего сумматоров через второй и третий преобразователи в дополнительный код соответственно подключены к первым входам сумматоров по модулям РК и Р, первого уровня,В, О вторые входы которых соединеньг соответственно с контрольными входами устройства, а выходы - с первыми вхддами сумматоров по модУлЯм Рк и РвтоРОго УРовнЯ соот"г.ветственно, вторые входы которых связаны2 с выходами второго блока памяти, а выходы 1с входами блока формирования сигналаошибки. Выходы последнего соединены с выходами устройства,Схема устройства приведена на чертеже, 1,Устройство сопержит блок 1 памяти, сумматоры , 3, 4, сумматоры 5 по модулю Рсумматоры 6 по модулю Рсумматоры 7по модулю Рк, преобразователи 8 в доползнительгпй код, сумматор 9 по модулюпервого урог.пя, сумматоры 10 и 11 по модулю Рк и Рк первого уровня блок 12 па 2мяти, сулгматорь 13 и 14 по модулям Рки второго уровня, блок 15 формирования сигнала Ошибки.40Работает устройство следующим образом, 1На входы устройства подается информация, соответствующая представлению контролируемого числа в систел 1 е ОстаточныхМклассов по всем оснораниям, включая контрольггые, При этом информация, соответствую-шая остаткам ПО Основаниям г (Х щ 1,., 11-1)1поступает на блок 1 памяти, где в зависимости От величин соответствукших остатковс(. происходит форл 1 й 1 бьание следов минимальных псевдоортогоняльны х чисел по Основанию Р и величин, равных Остаткам кажЗдого мигли ального псевдоортогональногочисля по контрольш м основаниям 0 и Р1 Кт.е. Мкоторые поступают на сумматоры 2, 3, 4, в состав которых входят сумматоры по модулям Р + Р Рк соответственно.К КаВ результате суммирования по модулям Р Р Р , число тактов которогз Определяется К КЪ а 11 о 7 (в)1,где знакозначает ближайшее большее целое,на выходе сумматоров 2, 3, 4 будут получены суммы соответствующих следов и 1-1 ом ,5 =55 11 ка й 1 Ка 5 =ЕВ 1 о 1 1которые передаются на сумматры по модулям Рг 1Р 11Р первого уровня, на выхопе которых получаются величинй,Вггдо 1, = 5 -огтгК 1 К 1;дсС = ос. - 5к 1 А,КХ кйдф, то 1к дк 1 к11 ри этом величины с 1., О передаются через соответствующие преобразогятели . дополнительный код. По величине 1 ов блоке 12 памяти формируются величины, соответствующие остаткам;ошибки представления чисел по основаниЯм Р, и РКк 1 к 1дЛ (1 аос 1 Рк ), дА. (апой Р ),акоторые поступают на сумматоры по модулял РК и РК кторого уровня, где формируются цифрыК 1 К 17 К =Д С +ДА (1 ПОй Р),КЪ к.)=ь К + дЛ (пгОН Р ).Ь к 1В зависимости от величин этих цифр в блоке формирования сигнала ошибки происходит выработка сигналов : О или ) = 1 иМО, Х = 1, которые несут информацию О ЗНаКЕ ЧИСЛа ( 1,о О СООтВЕтСтВУЕт ЧИС- лам Ак: О ) и об их правильности ( Ж = О соответствует неискаженным числам).Для выполнения операции обнаружения ошибок в предлагаемом устройстве требуется количество тактов сложения по модулю, Определяемое выражением2= 2.фГ,1 од (и)3;Я519714 Г Составитель Б, Крыловаехред О, Луговая КорректорП, Мельниченк ктор И узов Заказ 418 Ю 537 ИПИИПИ Госулврст 1 13035, Тираж 86 о енного комитета Сов делам и;обретений и Москва, Ж, Рауш ета Мини тров СССРоткрытийская наб, д. 4/5 лиап ППП "Патент", г. Ужгород ул, Проектная, 4, и два такта обращения к блокам памяти по сравнению с (1) - 1) тактами обращения кблокам памяти и (т) - 1 ) тактами сложения йо модулю у прототипа, т,е, предла гаемое устройство обладает большим быстро-к действием, формула и з о б р е т е и и я10 Устройство для обнаружения ошибок в системе остаточных классов, содержашее два блока памяти и сумматор, о т л и - ,ч а ю ш е е с я тем, что, с целью повы; щения быстродействия устройства, в него 1 Ь введены два сумматора, три преобразователя в дополнительный код, сумматор по модулю Р , первого уровня, два сумматоре по ,модулям Ри Рк первого уровня, двак, кх сумматора по модулям Ри Рвторого 20к к уровня и блок формирования сигнала ошибки, причем Ф - 1 входов устройства соединены с входами первого блока памяти, выходы которого соединены соответственно с вхо, дами сумматоров, выход первого сумматора,соечинен с первьм входом сумматора помодулю 1 первого уровня, вторМ вход коЪторого через первый преобразователь в до полнительный код соединен с ъ, м входом неустройства, а выход - с входом второго блоха памяти, выходы второго и третьегосумматоров через второй и третий преобра, зователи в дополнительный код соответственно соединены с первыми входами сумма- торов по модулям Рк и Р первого уровнякхвторые входы которых соединены соответ,ственно с контрольными входами устройсгва, ,а выходы - с первыми входами сумматоров ; по модулям Ук . и Увторого уровни соотк, кветственно, вторые входы которых соедине ны с выходами второго блока памяти, а вы. ходы - с входами блока формирования сиг-нала ошибки, выходы которого соединены с ,",выходами устройства.Источники информации, принятые во внимание при акспертизе:1. Акушский И. Я Юдицкий Д. И, Ма шинная арифметика в остаточных классах", изд. фСов.Радио, М, 1968 г.,стр.351-356,22 Авт.св, й 369567, М. кл. 606711/04 заявлено 1 Э,О 4.71.