Устройство для моделирования нейрона

ВСЕСОЮЗНАЯ -б 1 К 1лбкбпко 1 кк УЬА р 1 Я 2478 ОПИСАНИЕ ИЗОБР ЕТЕ Н Ия Союз Советских Социалистических Республик(22) Заявлено 26.06.74 (21) 2037387/18-24с присоединением заявки51) М. Клб 066 7/60 сударстеенный комите иоритет света Министров ИСРпо девам изобретений н открытий) УДК 681.333(088.8 публиковано 30.04.76, Бюллетеньата опубликования описания 09.06.7 72) Г. Пак ретения 1) Заявител стовский ордена Трудового Красного Знамени государственный университет ЛЯ МОДЕЛИРОВАНИЯ НЕЙРОН 54) УСТРОЙС Изобретение относится к устроиствам мо делирования нервной системы и может быть использован в устройствах распознавания образов,Известно устройство для моделирования нейрона, содержащее синаптические элементы, сумматор, пороговое устройство, состоящее из схемы сравнения, преобразователя напряжения в частоту, первого и второго интеграторов, формирователя выходных импульсов и формирователя сигнала управления сицапсом,Недостатками этого устройства являются постоянство весовой связи на сумматоре и независимость характеристики преобразования нейрона от обстановки в окружающей среде или от состояния соседних элементов сети, которые собственно являются характеристикамии активного обучения, адаптации.С целью увеличения точности моделирования устройство содержит аддитивный сумматор, входы которого соединены с выходами блоков моделирования синапса, а выход подключен к первому входу блока сравнения, формирователь порога, входы которого соединены с входами блоков моделирования сцнапса, а выход формирователя порога подкгпочен к второму входу блока сравнения, и блок управления резисторным элементом, вход которого соединен с выходом второго интегратора, а выходы подключены к соответствующим входам блоков моделирования сицапса, Блок моделирования спнапса выполнен в виде последовательно соединенных элементов за держки электронного блока согласования, буферного каскада и управляемого резисторцого элемента, к другому входу которого подключен первый вход накопителя, причем выход буферного каскада соединен с вторым 10 выходом накопителя.На чертеже изображена функциональнаясхема нейроноподобного элемента.Устройство состоит из блоков моделирования 1, каждый из которых представляет со бой элемент задержки 2, электронный блоксогласования 3, буферный каскад 4, управляемый резисторный элемент 5 с накопителем 6, а также содержит аддптпвцыи сумматор 7, блок сравнения 8, преобразователь цапряже ния в частоту 9, первый и второй интеграторы 10 и 11, блок управления синапсом 12, формирователь выходных импульсов 13, формирователь порога 14, блок управления резисторным элементом 15, источник питания 16 и 25 клемму 17 внешнего источника питания.На вход блоков моделирования синаптических элементов, а именно на сигнальные входы электронного блока согласования 3, через элемент задержки 2 поступают входные сцг палы с выходов предыдущих блоков моделц 512478рования нейрона и в зависимости от активого состояния этих блоков входные сигналы, инвертированные (тормозной синапс) или не- инвертированные (возбуждающий сии апс), последовательно через буферный каскад 4 и управляемый резисторный элемент 5 посупают па аддитивный сумматор 7.Просуммированные по амплитуде и знаку в блоке 7 входные сигналы далее поступают ца блок сравнения 8, где они сравниваются с пороговым уровнем, и разпостное напряжение поступает на преобразователь напряжения в частоту 9, выходные импульсы которого формируются в импульсы нормированной длительности в формирователе выходных импульсов 13 и являются выходом данного устройства.Процессы внутренней пассивной адаптации по выходной реакции на входной сигнал про изводит первый интегратор 10, охватывающий отрицательной обратной связью преобразователь напряжения в частоту 9; второй контур обратной связи на интеграторе 11, являющемся памятью внутреннего состояния элемента, охватывает блок 9, интегратор 10 и через пн. тегратор 11 второй контур обратной связи замыкается на блок сравнения 8. Здесь Ообходимо соблюдение условия, что тп ть где тп - постоянная времени второго контура обратной связи (положительная обратная связь), т - постоянная времени первого контура обратной связи (отрицательная оорят ыая связь).Таким образом, в случае неизменности во времени интенсивности входного возбуждающего сигнала, интенсивность выходно. реакции элемента медленно понижается в зависимости от первого контура обратной сьязн, а увеличение возбудимости нейроноподобпого элемента после предшествовавшего периода активности или от частоты ее употребления в единицу времени моделирует второй контур обратной связи с постоянной времени.Механизм активного обучения формируется блоком 15 управления резисторным э,ементом и формирователем порога 14, которые дифференцируя самые активные синаптические элементы, согласовывают его с возбудимостью данного устройства. Вес связи синапса (значение весового сопротивления) формируется ца управляющем резисторном элементе 5 из суммы управляющих сигналов, пост;- пающих из блока 15 управления резисторным элементом, и значения интенсивности входного сигнала, выделенного на накопителе 6. Значение потенциала на выходе второго контура положительной обратной связи (значение внутреннего состояния данного нейроноподобного элемента) с интегратора 11 усиливается и инвертируется блоком 15 управления резисторным элементом, осуществляющим общее интетральное регулирование всеми управляемыми резисторными элементами 5, а индивидуальное управление весом связи конкретного синапса дополнительно производится г 10 15 20 25 30 35 40 45 50 55 60 65 накопительным элементом 6 в виде някоплс.ння заряда энергии входных импульсов,Таким образом, при поступлении на вхо ы блоков моделирования синапса (прп ощутимом большинстве возбуждающих или тормозных синапсов) импульсов большой интенсивности данное устройство генерирует имгульсы соответственно большой интенсивности, которые при постоянстве суммарной входной интенсивности уменьша 1 от вьходную частоту со скоростью, зависящей от постоя 1 ьной времени интегратора 10. При частой активации данного устройства интегратор 11 снижает порог возбуждения, т. е. при большой частоте задействования в сети устройства для моделирования нейрона увеличивается его возбудимость или готовность к последующей активации. И если 1 гнтенсивность входных импульсов па всех синапсах увеличивается, то значение внутреннего состояния устройства с выхода интегратора 11, инвертируясь в блоке 15 управления резисторным элементом, производит уменьшение весов связи всех синапсов 1 ьнтегральпо. 1 Лтяк, при больших интенсивностях входных импульсов на всех блоках 1 уменьшается проходимость сигнала интегрально по всем блокам и выделяются блоки с наибольшими интенсивностями входных импульсов с помощью накопителей 6.Формирователь порога 14, суммируя потенциалы управления синапсов (возбуждающий нли тормозной) на входе устройства или знака весовых коэффициент в синапсов предыдущих нейронов, формирует знаение порога по входу, которое поступает на блок сравнения 8 и складываясь по абсолютной величине со значением потенциала внутреннего состояния нейрона с выхода интегратора 11 формирует пороговый (нулевой) уровень управляемого генератора. Такое формирова 1 ие порогового уровня позволяет в сечи из пейроноподобных элементов поддерживать число возбужденнык элементов в допустимых пределах.БлОк упр 2 влення с.напсОм 12 формирует с рязностных сипялов уров:я Горог 2 и потен Наля ня аддптивнсм сЭт 012 7, посту 11210- щнх с блока срявения 8, Стенд:Ял прав;ения активным сост 05 циам (возбсжденного илн зяторможеннОГО) си 112 пс 2 дяннс 1 О нсйрОПОподобпого элемента, ра-,вствляюцегося ня другис подобные устройстваейронной сет:1,С цель 0 поддержания в ди Ямическом диапазоне эпергети;еских характеристик устройства, чтобы пе было перенасыщения возбуждения или торможения по выходной реакции элемента, питание блоков 8, 9, 10, 11 и 201 эмировдтс 5 выходных и 51 п 1 льсов 13 Осуществляется от емкостного источника питания 6, которое во время смолчани 51 устройства аккумулируется от внешнего источника питания 17, а во время генерирования импульса разряжается, и в режиме достижения максимяльнон частоты он может обесточиваться илп истощаться.Формула пзобресия 1. Устройство для моделирования нейрона, содержащее последовательно соединенные блок сравнения, преобразователь напряжения в частоту, первый и второй интеграторы, причем выход первого нцтсграОра подклО 1 с :. другому входу прсобрзовате; напряжения в частоту, выходы блока сравнения подключены к входам блока управления синапсом, источник питания, соединенный с формирователем выходных импульсов, и блоки моделирования синапса, отличающееся тем, что, с целью увеличения точности моделирования, оно содержит аддитивцый сумматор, входы которого соединены с выходами блоков моделирования синапса, а выход подключен к первому входу блока сравнения, 1 Ормироватсль порога, вхо;1 ко норого сосд 111 сцы с входамн и,Оков ьО- делировация снапса, а выход формирователя порога подключен к второму входу блока сравнения, и блок управления резисторным 5 элементом, вход которого соединен с выходомвторого интегратора, а выходы подкгпочены к соотвстствунтщпм входам блоков моделирования синапса. 10 2. Устройство по п. 1, отличающеесятем, что блок моделирования синапса выполнен в виде последовательно соединенных элементов задержки электронного блока согласования, буферного каскада и управляемого ре зисторного элемента, к другому входу которого подключен первый выход накопителя, причем выход буферного каскада соединен с вторым выходом накопителя.