Устройство для расширения временныхинтервалов

(22) Заявлено 04.07,73 (21) 194243818-10 с присоединнием заявкисударственнын комитет вета Министров СССР 23) Приоритет(54) УСТРОЙСТВО ДЛЯ РАСШИР ИНТЕРВАЛОВВРЕМЕН НЪХ Изобретение относится к измерительной технике и может быть использовано в аналоговых измерительных устройствах с преобразованием параметров во временной интервал, в системах автоматического контроля и в измерителях малых временных интервалов.Известны устройства для расширения временных интервалов, содержащие схемы ИЛИ, подключенные к входу каскадов формирования старт- и стоп-сигналов, накопительный элемент, дискриминатор, линии задержки и выходной триггер.Однако такое устройство обеспечивает узкий диапазон расширения малых временных интервалов.Предлагаемое устройство снабжено дополнительной линией задержки, двумя дополнительными триггерами, генератором импульсов, тремя схемами совпадения, реверсивным счетчиком и дешифратором нуля, причем одни входы схем ИЛИ соединены с входами устройства через линии задержки, а вторые входы подключены к стартовому входу, Выход схемы ИЛИ старт-канала соединен с входом формирователя старт-канала, а также с входами первого и второго дополнительных триггеров, Выход схемы ИЛИ стоп-канала связан с входом ключевой схемы через дополнительную линию задержки. Выход каскада формирования старт-канала подключен к дискриминатору через ключевую схему и накопительный элемент, включенные последовательно. Выход дискриминатора соединен с входами второго дополнительного и выходного триг 5 геров. Один из выходов первого дополнительного триггера связан с входами каскадов формирования и первой схемой совпадения, а второй выход - с входом второй схемы совпадения, причем выход первой схемы совпадения10 подключен к вычитающему входу счетчика, авыход второй схемы совпадения - к входусложения счетчика, вторые входы схем совпадения соединены через третьо схему совпадения с генератором импульсов, Другой вход15 третьей схемы совпадения соединен с выходомвторого дополнительного триггера. Выходсчетчика через дешифратор нуля подключенк второму входу выходного триггера,Это позволяет расширить диапазон преоб 20 разуемых временных интервалов,На чертеже показана блок-схема предлагаемого устройства.Устройство содержит входы 1 и 2 старт- истоп-сигналов, идентичные линии 3 и 4 за 25 держки, схемы ИЛИ 5 и 6, каскады 7 и 8формирования старт- и стоп-импульсов, дополнительную линию 9 задержки, ключ 10, накопительный элемент 11, дискриминатор 12,триггеры 13 и 14, схему 15 совпадения, генеЗ 0 ратор 16 импульсов постоянной частоты, схемы совпадения 17 и 18, реверсивный счетчик 19, дешифратор 20 нуля и выходной триггер 21.Вход 1 соединен с входами линии 3 задержки и схем ИЛИ 5 и 6. Линия 3 задержки через схему ИЛИ 5 связана с входами каскада 7 формирователя старт-канала и триггеров 13 и 14. Вход 2 соединен через линию 4 задержки, схему ИЛИ 6, каскад 8 формирования стоп-канала и дополнительную линию 9 задержки - с входом ключевой схемы 10. Выход каскада 7 связан через ключевую схему 10 с входом накопительного элемента 11, выход которого подключен к входу дискриминатора 12.Выход дискриминатора 12 соединен с входами триггеров 14 и 21, причем выход триггера 14 связан с входом схемы 15 совпадения.Один из выходов триггера 13 соединен с вторыми входами каскадов формирования старт- и стоп-сигналов 7 и 8 и с входом схемы совпадения 18. Второй выход триггера 13 связан с входом схемы 17 совпадения. Генератор 16 соединен с вторым входом схемы 15 совпадения, выход которой подключен к вторым входам схем 17 и 18 совпадения. Выход схемы 18 соединен с вычитающим входом реверсивного счетчика 19, а выход схемы 17 - с суммирующим его входом. Выход счетчика 19 подключен к входу дешифратора 20 нуля, выход которого соединен с вторым входом выходного триггера 21,Перед началом работы элемент 11 разряжен, триггер 13 находится в состоянии, при котором схема 17 открыта, схема 18 закрыта, а положение триггера 14 обеспечивает закрытое состояние схемы 15, реверсивный счетчик 19 обнулен, сигнал на выходной шине триггера 21 отсутствует,Старт-импульс с входа 1 поступает на линию 3 задержки и схемы ИЛИ 5 и 6, с выхода которых следует на каскады 7 и 8. Этот же импульс с выхода схемы 5 опрокидывает триггер 13, который закрывает схему 17 совпадения и открывает схему 18, одновременно вырабатывая сигнал управления длительности импульсов каскадов 7 и 8,Одновременно импульс с выхода схемы 5 опрокидывает триггер 14, который открывает схему 15 совпадения. Через схемы 15 и 18 импульсы с генератора 16 поступают на вычитающий вход реверсивного счетчика 19. Каскад 7 генерирует на своем выходе импульс, несколько превышающий по длительности время задержки в элементе 9 задержки, Каскад 8 генерирует импульс несколько меньшей длительности, чем время задержки в элементах 3 и 4, но несколько большей длительности, чем максимальная длительность разряда накопительного элемента 11, заряжавшегося в течение времени, равного задержке в элементе 9.Старт-импульс с выхода каскада 7 поступает на ключ 10, замыкающий цепь заряда накопительного элемента 11. Заряд элемента 11 5 1 О г 20 25 30 35 40 45 50 55 бо продолжается до момента поступления на ключ 10, импульса задержанного в линии 9 задержки. После этого элемент 11 начинает разряжаться. Скорость разряда элемента 11 в к раз меньше скорости его заряда, что и определяет коэффициент расширения временного интервала.В момент окончания разряда накопительного элемента 11 дискриминатор 12 вырабатывает импульс, который опрокидывает триггер 14 и тем самым прекращает поступление импульсов с генератора 16 на вычитающий вход счетчика 19. Таким образом, в счетчике 9 запнсывается число в обратном коде, соответствующее времени заряда и разряда элемента 11.По окончании этого процесса на выходе линии 3 задержки появляется задержанный старт-импульс, который, пройдя через схему совпадения 5, опрокидывает триггеры 13 и 14, после чего закрываются схемы 18 и 17. Таким образом, импульсы с генератора 16 поступают теперь через схемы 15 и 17 на суммирующий вход счетчика 19, Триггер 13 приводит к тому, что на выходе каскада 7 появляется сигнал длительностью, большей максимального преобразуемого интервала, а на выходе каскада 8 длительность сигнала превышает максимальную длительность разряда элемента 11.Стоп-сигнал, поданный на вход 2, проходит линию 4 задержки и через схему ИЛИ 6 поступает на формирователь 8, широкий импульс с которого, пройдя линию 9 задержки, закрывает ключ 10, тем самым останавливается заряд элемента 11. С этого момента элемент 11 разряжается. По окончании разряда элемента 11 на выходе дискриминатора 12 появляется импульс конца разряда, который опрокидывает триггер 14 и тем самым прекращает запись импульсов с генератора 16 в прямом коде в счетчике 19. К этому моменту в счетчике записывается число, соответствующее расширенному в к раз исследуемому временному интервалу. В момент перехода счетчика 19 через нуль на выходе дешифратора 20 появляется импульс, который опрокидывает триггер 2. Возврат этого триггера в исходное состояние осуществляется импульсом с выхода дискриминагора 12, Таким образом, на выходе триггера 21 формируется импульс, длительностью в к раз большей, чем длительность исследуемого интервала.Реверсирование счетчика 19 и предварительная запись в него интервала времени, равного длительности задержки в элементе 9 и последующем разряде элемента 11, необходимы для исключения нелинейности начального участка характеристики накопительного элемента 11. Формула изобретения Устройство для расширения временных ин тервалов, содержащее схемы ИЛИ, соеди.пенные с каскадами формирования старт- и стоп-импульсов, ключевой каскад, соединенный через накопительный элемент с дискриминатором, выходной триггер и линии задержки, отл ич а ю щееся тем, что, с целью расширения диапазона преобразуемых временных интервалов, устройство снабжено дополнительной линией задержки, генератором импульсов, тремя схемами совпадения, двумя дополнительными триггерами, реверсивным счетчиком и дешифратором нуля, причем одни входы схем ИЛИ соединены с входами устройства через линии задержки, а вторые входы подключены к стартовому входу, выход схемы ИЛИ старт-канала соединен с входом каскада формирования старт-канала, а также с входами первого и второго дополнительных триггеров, выход схемы ИЛИ стоп-канала связан с входом ключевой схемы через дополнительную линию задержки; выход каскадов формирования старт-канала подключен к дискриминатору через ключевую схему и накопительный элемент, включенные последовательно, причем выход дискриминатора соединен с входами второго дополнительного и выходного триггеров, один из выходов первого дополшпельного триггера соединен с входамн каскадов формирования и первой схемой совпадения, а второй выход - с входом второй 10 схемы совпадения, причем выход гервой схемы совпадения подключен к вычитающему входу счетчика, а выход второй схемы совпадения - к входу сложения счетчика, вторые входы схем совпадения соединены через тре тью схему совпадения с генератором импульсов, причем другой вход третьей схемы совпадения соединен с выходом второго дополнительного триггера; выход счетчика через дешифратор нуля соединен с вторым входом вы ходного триггера.