Устройство для фазовой синхронизации в системах передач данных

О П И С А Н И Е сссс 495779ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сакса Советских Социалистических Республик(51) М. Кл. Н 041 7 02 рисоединением заявк 23) Приорите сударственныи комитет вета Министров СССР(088,8) суолцковацо 15,12.75. Бюлле ата опубликования описания о делам изобретен и открытий(54) УСТРОЙСТВО ДЛЯ ФАЗОВОЙ СИН В СИСТЕМАХ ПЕРЕДАЧИ ДАН ОНИЗАЦИЫХ Изобретение относится к электросвязи иможет использоваться в системах передачисьсфровьсх данных,Известно устройство для фазовой синхронизации в системах передачи данных, содержащее последовательно соединенные двухполупериодный выпрямитель, компаратор, триггер и первый переключатель, последовательно соединенные дифференциатор, ко второмувходу которого подклочен генератор низкойчастоты через схему задержки, схему И,соединенную с генератором низкой частоты,триггер направления фазы, второй переклочатель, интегратор и накопитель, ко входукоторого подклочен узел установки начальной фазы синхронизации, а выход накопителя подключен ко второму входу триггера через фазосдвигающий узел, соединенный с генератором тактовой частоты, а также источник опорного напряжения, соединенный совторыми входами первого и второго переключателей.Однако в известном устройстве контрольискажения принимаемого сигнала в моментывыборки и адаптивный поиск оптимальнойфазы осуществляется по одному из промежуточных уровней сигнала, что приводит к смещению фазы.Цель изобретеьсия - устранение смещенияфазы синхронизации. Это достигается тем. что в предлагаемоеустройство введен интегратор со знакопеременным весом интегрирования, при этом выход первого переключателя через интегратор 5 со знакопеременным весом интегрированияподключен ко второму входу компаратора и входу дифференциатора.На чертеже показана блок-схема предлагаемого устройства. содержащего последова тельно соединенные двухцолупериодный выпрямитель 1, компаратор 2, триггер 3, первый переключатель 4, интегратор со знакопеременным весом интегрирования 5, дцфференццатор 6, схему И 7, триггер направле ния фазы 8, второй переключатель 9, интегратор 10, накопитель 11, фазосдвспающцй узел 12, к другому входу которого подключен генератор тактовой частоты 13, а выход, соединен со вторым входом триггера 3. Дру гой вход накопителя 11 соединен с узлом 14установки начальной фазы сштхроньсзассисс.Вторые входы переключателей 4 и 9 соединены с выходами источника 15 опорного напряжения. Выход генератора низкой частоты 25 16 соединен с друпсм входом схемы И 7непосредственно и через схему задержки 17 с дцфференциатором 6.Устройство работает следующим образом, Сигнал данных (,с,;, поступающий на вход ЗО двухполупериодного выпрямителя 1, выпрям 495779;15/етс 51 им и постпает пя коз 1 пярятор 2, Где СРЯВЦИВЯЕТС 53 С ПОРОГОВЬ)М УРОВЦЕЫ ВЫД 1321 С- мым интегратором со зцакоперемепцым весом интегрирования 5. Комаратор 2 выдает значащий выходной сигнал, если сигнал данных превышает пороговый уровень, Сигнаг ца выходе компаратора 2 управляет триггером 3, который синхронизировац частотой генератора тактовой частоты 3. Триггер 3 приводит в действие первый переключатель 4, который подключает от источника опорного напряжения 15 напряжение полокитсльной полярности, если трипер 3 находи)ся ц состоянии 1, и отрицательной полярности, если оц находится в состоя/пш 0, ца вход ЦЕ 1 ТЕГРЯТОР 1 СО ЗЦЯКОПСРЕ:3/СГЦЫ) ВССОЗ интегрирования 5, Итсгрятор 5 устроен тдкиз 1 образом, что напряжение положительной и) лярностц интегрируется с весом в ив 1 раз большим, чем пацряжсцис отр:цятсльной полярности, где 22 - количество уровцсц сигнала данных. Это обусловлено тем, что сигнал данных принимает зндцециг верхнего уровня передачи в 22- 1 раз меньше чем в сумме значения всех остал/цых ,) овцей. Вследствие этого напряжение отрицательной пол 51 рц Ости по Времеи Оудст В /2-раз дольше воздействовать ца интегратор 5, цгм напряжение положительной полярное)и.Переменный пороговый уровень, выдаваемый интегратором 5, поступает ца компарг. - тор 2 и дифференциатор 6, Увеличение порогового уровня указывает на умецьшенис искажения сигнала, в противном случае - я увеличение. Дифференциятор 6 выдаст сигналы О при увеличении порогового уровня от выборки к выборке и сигнал 1 - црц уменьшении, усредняя одновременно этц значения.Выходной сигнал дифференцияторя 6 через схему И 7 управляет триггером направления фазы 8. Второй вход схемы И 7 подключен к выходу генераторд низкой цас/Оты 16, частота которого может иметь период по- Р 51 ДК 1 НЕСКО;1 ЬКИХ СЕКЦД, ТОГДЯ 1,Я 1, ПСРИО,1 выборки сигнала измсряегся в миллисекундах. Выходной сигнал гецсрятора низкой частоты 16 через схему задержки 17 устанавливает в исходное состо 5 цс:ифф(рсицц/1- тор 6. Трип ер направления фазы 8 управляетвторым переключателем 9, 1:ели риггер 8 ц(1 ходи 1 С 5 В сос 05 п 1 иц 1 то переключат(.,/ь 9 подает на вход интегратора 1 О и)ло)ки тельное напряженце от источника опорногондпряжения и в состоянии 0 - отрицательное. Ицтггрдтор 1 О управляет чергз накопитель 11 (рязосгв/Гнощно узлом 12 таким обр 2) 3 0 з/,1 0 в ы 3 ы В 3) е м в с л 11 и В я 10 щ ) Й с 51 с,в и О фазы выходного сцг;)ала генератора тактовой часготы 13 в цаправлснцц, опред ляемом увеличением илц уменьшением его собственного Выходного сип/ала.Узел устяцовк; Пацальцой фазы синхрон;) .5/)ц.ии 14 .с:10,/ь;3,стс 5 дл 5 зяп ск) Систсмь 1:Грс) ;акоп:т(ль 1 и Обеспечивает цяча,ьи 10с 12) П 01 к фазы (.и 1:01/52)1: 1, 1)то д) 5 ОЦР(Д(.215 РТС 5 Ца ОСПО)с ЦР(.(ВЯ )ИТСГ/1 ЦОГО знания системы цлц ца основе сецияльых О сигналов и скя.Ф );) .1Г ):) л 0 б г т с ц52) ) с / ой "ч ВО 1 л 5 фЯ зовои си ц хро ц;я ,1) )1 13системах цередацц .(яц:ых. содержащее цоСГСДОВТСЛ 1,0 СОСДЦ)ЕЦ/Ыг;/5 ХЦОГУЦСР/0.1 ИЬи ВЫ/)Р 51 11 И 1(;1 Ь, КО)1 П 1 Р) Г)Р, Т)1 (.Р .1первый цереклоц)тель, цос,еловятсль о с;)30 сдц цен //1 е лиф(3 с 1) е) ц Я ОР, ко 131 О) Ом м вхО;р которого подключен генератор:зкои частоты цсрсз схему задержки схему И, сое;пцСццую с генератором низкой частоты,триггер цац"явления фазы, второй псрсклю:3, цятс;ь, инте:ряторцакопцтсль, ко вхо.укоторого цодклк)чец узел установки цдця,ьцои 2);5 ы сццхроц)1 зациц, д В 11 КГ);1 накопит(.- ,51 ЦО КЮЧСЦ КО /ТОРЭ)/У ВХО;1 У ТРЦГГЕ)/1 )(.рсз фязосдвцгяоц 1)и узел сос;(цнсциый сс 30 цсратором тактовой частоты, я также источник опорного ця:ря)кепи 5, соединецць.и совторыми входдмц первого и второго церсК;ЦО)ЯС;1 Рц, 0 Г Г Ц и 3) 10 .Ц, Е Е (.; 5 Т(.",1, Т(Ц СЦС,Ц 10 СРг)1 СЦИ 1 СЪСЩСЦЦЯ фя,Ы СИЦХР(,н 1з зя 1)ци Б ц;ц,) 1)ве:)е)1:ПтсрятОр (О знякопси с м с и ц 1)13 с со м ц ц т с Г р и р О В я ц ц 5), .1) и э то 1В Ы Х 0. 1 Ц С Р В 0 1 0 Г С Р С К 1 10 Ч Я Т С Л ЯЕ Р Е 3 51 Н Т Е 1 Р 21Гор со з) гк(:переменным весом ццтегрировяЦЦ 51 ЦО;КЛ 1( Ц 50 13 ТОРОММ ВХО;М КОМЦЛРД ГО:)( Р Я Ц ВХОД 3 . ф(1(.). .)1 И) ТОРЯ,495779 Составитель И. ЧернякТекред Е. Митрофанова Корректор А. Степанова Редактор И, Шубина Типография, пр. Сапунова, 2 Заказ 39/5 Изд Ъв 206 Тираж 40 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений п открытиш 113035, Москва, Ж, Раушская наб., д. 415