Оперативное запоминающее устройство

(ц 49 У 2 Сосз Соеетскик Социзпистических Республик(23) ПриоритетОпубликовано 15.12.75. Бюллетень46Дата опубликования описания 30.03.76 Госудсрстеанией комитет свата Министров ССо долом изобретеиии открытий 53) УДК 681,32) Авторы изобретения М. Гриць и О. Г, Светников 71) Заявител Особое конструкторское бюро вычислительной техники Рязанского радиотехнического институтаУСТРОЙСТВО 4) ОПЕРАТИВНОЕ ЗАПОМИНА 15 20 3 Изобретение относится к области запоминающих устройств.Известно оперативное запоминающее устройство, содержащее накопитель, подключенный к адресному блоку, соединенному со счетчиком адреса, и разрядному блоку, соединенному с одним из входов элемента ИЛИ, выход которого подключен к первому входу блока сравнения, второй вход, которого соединен с разрядным блоком, блоки контроля, соединенные с накопителем, элементы И по количеству разрядов накопителя, одни из входов которых подключены к разрядному блоку, другие - к выходам одного из блоков контролядешифратор.В известном устройстве не обнаруживаются неисправности функциональных элементов электроники обрамления (усилителей воспроизведения, формирователей адресных и разрядных токов), что снижает надежность работы устройства.Предлагаемое устройство отличается от известного тем, что оно содержит блок форсирования эталонных слов, вход которого подключен к блоку управления, а выходы - к разрядному блоку и другому входу эл.мента ИЛИ, коммутатор, входы которого однаок выхо;,ам о;ока сравнения, э,емсптов И, другого блока контроля, блока управления и дешифратора, вход которого соединен с адресным блоком, дополнительный накопитель, входы которого подключены к выходам блока управления и д оммутатора, блок анализа статистических данных, входы которого подключены к выходам блока управления и дополнительного накопителя, а выход - к выходной шине устройства, регистр, входы и выходы которого подключены к соответствующим выходам и входам счетчика адреса, в результате чего значительно повышается надежность работы устройства и увеличивается его быстродействие.На чертеже изображена структурная схема предлагаемого устройства.Запоминающее устройство содержит накопитель 1, соединенныи с адресным и числовым блоками 2 и 3, соответственно, блок 4 управления, дополнительньш накопитель 5, коммутатор 6, блок 7 анализа статистических данных (о сбойных ситуациях), блок 8 формирования эталонных с.ов, дешифратор 9, блок 10 контроля, служащий для обнаружения обрывов разрядных шпн накопителя 1, блок 11 кснтроля, служащий для измерения разрядных токов, элементы И 12 по количеству ."Зрядов, выпол 1 ющпе ы 1 ссте с о.око. 11 функции контроля разрядных формировате;,;, э, .монт 111 И 13, блок 14 сравнения, ф, т ющш сбои ус.лгелей воспроизведеня, ждущий генератор 15 тактовых импуль 49571255 00 65 сов, счетчик, содержащий блок 16 младших разрядов кода адреса и блок 17 старших разрядов кода адреса, регистр, .содержащий блок 18 младших разрядов и блок 19 старших разрядов, Входы адресного блока 2 соединены с адресной магистралью 20, числовой блок 3 подключен к числовой магистрали 21, а блок 4 управления - - к командной магистрали 22.Вход блока 8 подключен к блоку 4 управления, а выходы - к разрядному блоку 3 и одному пз входов элемента И.1 И 13, другой вход которого связан с разрядным блоком 3.Входы коммутатора 6 соединены с выходами блока 14 сравнения, элементов И 12, блока 10 контроля, блока 4 управления и дешифратора 9, вход которого соединен с адресным блоком 2, Входы дополнительного накопителя 5 подключены к выходам коммутатора 6 и блока 4 управления, а выходы - к числовой магистрали 21 и одному из входов блока 7, другоиход которого соединен с блоком 4 управления, а выход в с выходной шиной 23 устроиств. Входы и выходы блоков 18 и 19 регистра подключены соответственно к выходам и в.юдам блоков 16 и 17 счетчика адреса.,Устролство раоотает следующим образом.11 рп сонаружении факта сбоя в работе устропства блок 4 управления выдает в центральныи процессор (на чертеже не показан) сигнал прерывания. Центральньш процессор, анализируя операцию, выполняемую устроиством, может разрешить повторение этой операции, например, для коррекции сбоя при записи информации в накопитель 1. Б случае повтори,э о сбоя осуществляется переход на выполнение программы диагностики устройства.11 олучив команду перехода на программу диагнос.пки устроиства, блок 4 управления перепис дает содержимое блоков 16 и 17 счетчика в блоки 1 ь и 19 регистра соответственно. 1.,дин из блоков советчика, например олок 16 младших разрядов кода адреса, устанавлива тся в пуль, изменяя свое состояние до момента поступления импульса переноса старшего разряда блока 16 в блок 4 управления и прекращения подачи импульсов на вход блока 16. латем блок 4 управления устанавливает в нуль олок 1( старших разрядов кода адреса и переписывает содержимое блока 18 в олок 16 младших разрядов кода адреса. Импульс и реноса старшего разряда блока 17 также прекращает подачу импульсов на его вход.1,л выходе из строя формирователяадресных гоков в блоке 2 блок 14 сравнения выдает сигнал неравенства в каждом разряде каждьш раз при включении этого формирователя,Если сигнал сбоя отсутствует хотя бы в одном из разрядов при одном из включений этого формирователя, то, следовательно, либо накопитель 1, либо числовой блок 3 неисправны. К таким неисправностям относятся: обрыв разрядной шины, выход пз строя усилителя воспроизведения и формирователя разрядного 5 10 15 20 2 д 30 35 40 45 50 тока. Прп обрыве разрядной шины в случае записи нуля на ней падает большое напрякенпе не только во в эемя формирования фронтов импульса тока, но и во время формирования вершины импульса. Это свойство используется для построения блока 10, служащего для обнаружения обрывов разрядной шины.Выход нз строя усилителя воспроизведения прп секцпонпровании выходной шины может быть обнаруэкен при наличии систематических сбоев в данном разряде в случае обращения к ячейкам памяти, выходные шины которых объединены в одну секцию и подключены к этому усилителю воспроизведения, Для дешифрации номера секции выходной шины можно использовать адрес запоминающей ячейки, который анализируется дешифратором 9, подключенным к адресному блоку 2.Структура дсшпфратора 9 во многом зависит от организации накопителя 1, но почти всегда для дешифрации номера секции выходной шины требуется не весь адрес, а какая-то его часть, что значительно упрощает построение такоьгэ дсшифратора.1-1 еисправность разрядного формирователя может быть обнаружена при записи пуля в данном разряде, в частности при отсутствии импульса тока или при выходе его амплитуды за допустимые пределы. Измерение амплитуды импульса тока в разрядной шине производится блоком 11, который во всех аварийных случаях формирует стандартный сигнал, При совпадении этого сигнала с единичным потенциалом нулевого выхода триггера числового блока 3 на элементе 12 формируется сигнал о неисправности данного формирователя разрядных токов. Диагностика осуществляется как при записи, так и прп считывании информации.11 ри за циси пнфор м ацпи подсчитывается количество нссравпепий, формируемых блоком 14 сравнения кода регистра числа числового блока 3 с кодом, воспроизводимым усилителями воспроизведения, подключенными к блоку 14 сравнения через элемент ИЛИ 13, 11 ри считывании блок 14 сравнивает код эталонного слова с выходов блока 8 с кодом, воспроизводимым усилителями воспроизведения числового блока 3,Ьлок 8 представляет собой цифровой авто. мат, формирующий последовательность эталонных слов, позволяющих наиболее полно проверпгь различные части устройства. Сигналы с выходов дешпфратора 9, блока 10, элементов 11 12, блока 14 сравнения поступают на входы коммутатора 6. В зависимосп, от этих сигналов коммутатор 6 добавляет в соответствующий канал дополнительного накопителя 5 единичное приращение. Цикл проверки повторяется необходимое число раз после чего блок 4 управления включает блок 7 ана:шза статистических данных, который об. рабатывает данные по программе диагностики устройства. В случае возможности выполнеРедактор Т, Янова Заказ 39616 Изд. Л 21 15 Тираж 648 Годиисиос ЦНИИПИ Госуларственного комитета Совета Мпипстрог ССС 1 по делам изобретений и открытий 113035, Москва, Ж, Раушсая наб., л. 4 5Типография, пр. Сапунова, 2 ния этой программы центральным процессором последний обращается к блоку 5. Формула изобретенияОперативное запоминающее устройство, содержащее накопитель, подключенный к адресному блоку, соединенному со счетчиком адреса, и разрядному блоку, соединенному с одним из входов элемента ИЛИ, выход которого подключен к первому входу блока сравнения, второй вход которого соединен с разрядным блоком, блоки контроля, соединенные с накопителем, элементы И по количеству разрядов накопителя, одни из входов которых подключены к разрядному блоку, другие - к выходам одного из блоков контроля, дешифратор, блок управления, отлич а ю щ ее с я тем, что, с целью повышения наложности работы устроцства и увеличения его быстродействия, оно содержит блок формирования эталонных слов, вход которого подключен к блоку управления, а выходы - к разряд ному блоку и другому входу элемента ИЛИ,коммутатор, входы которого подключены к выходам блока сравцения, элементов И, другого блока контроля, блока управления и децифратора, вход которого соединен с алрсс ным олоком, дополнительный накопитель, входы которого подключены к выходам блока управления и коммутатора, блок анализа статистических данных, входы которого подключены к выходам блока управления и допол нцтельного накопителя, а выход - к выходнойшине устройства, регистр, входы и выходы которого подключены к соответствующим выходам ц входам счетчика адреса,