Устройство для сравнения двоичных чисел

О П И С А Н И Е 47909ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(23) ПриоритетОпубликовано 30,07.75, Бюллетень2Дата опубликования описания 03.10,75 1) М. Кл, 6 061 7 Государственный комит ооета Министров ССо делам изобретении открытий) Автор изобретения А. М, Новаковский 1) Заявител 4) УСТРОЙСТВ СРАВНЕ ВОИЧНЫХ ЧИСЕЛ Изобретение относится к области вычислительной техники и дискретной автоматики ипредназначено для сравнения кодов.Известно устройство для определения большего из двух двоичных чисел на магнитных 5элементах с прямоугольной .петлей гистрезиса, содержащее схему исключения, последовательно соединенную с избирательной ключевой схемой,Для такого устройства характерны малое 10быстродействие (сравнение разрядов последовательное) и отсутствие отдельного выходасигнала при решении логической задачи А=В,поскольку отсутствие сигнала на выходах устройства не является достаточным признаком 15равенства поступающих кодов, причиной может быть и неисправность устройства. При необходимости использовать сигнал при А=Втребуется дополнительное оборудование.Цель изобретения - повышение быстродействия и расширение функциональных возможностей (получение трех сигналов на выходе иустройстве) при повышении надежности работы устройства.Это достигается тем, что в предлагаемое 25устройство для сравнения двоичных чисел,каждый разряд которого содержит схему исключенного ИЛИ, состоящую из буферных ивыходных ячеек, источники сравниваемых кодов, связанные с входами схемы исключен ного ИЛИ, и источник тактирующих импульсов, введен общий для всех разрядов ключ, управляющий вход которого связан с источником тактирующих импульсов, а в каждый разряд введены схема И и схема ИЛИ, причем выходы буферных ячеек схемы исключенного ИЛИ соединены с соответствующими входами схемы И, входы схемы ИЛИ связаны с источниками сравниваемых кодов, а ее выход с другими входами схемы И и с выходом ключа, соединенного с выходом схем ИЛИ других разрядов.На фиг. 1 показана схема одного разряда предлагаемого устройства; на фиг. 2 - временная диаграмма работы данного разряда устройства.Устройство содержит схему 1 исключенного ИЛИ (схему исключения), схему ИЛИ 2, схему И 3, ячейки 4 - 10, электронный ключ 11, общий для всех разрядов устройства, цепь 12, общую для всех разрядов устройства.Схема 1 выполнена на буферных ячейках 4 и 6 и выходных ячейках 5 и 7, На,вход схемы поступают двоичные коды А и В, соответствующего разряда, схема выдает результат сравнения А)В или А(В. Схема 1 соединена со схемой ИЛИ 2, выполненной на ячейке 8 и схемой И 3 па ячейках 9 и 10. Выход схемы ИЛИ 2 связан с выходом электронного ключа 11, общего для всех разрядов устройства.15 20 25 30 35 40 45 50 55 60 65 3Выход схемы И является сигналом Опрос для следующего младшего разряда, а для данного разряда является выходом результата сравнения А=В, Сигнал Опрос одновременно поступает на схему исключения и схему И. Все устройство сравнения двоичных чисел состоит из п разрядов, представленных па фиг. 1. Выходы А)В и А(В всех разрядов объединены, и эти цепи являются выходами А)В и А(В всего устройства сравнения. Выход А=В самого младшего разряда является выходом А=В всего устройства сравнения,При сравнении чисел все разряды их кодовсравниваются одновременно, параллельно во времени, причем, предпочтение при сравнении отдается старшему разряду: сначала сравниваются между собой два самых старших разряда, и если один из них одного числа оказывается больше соответствующего разряда другого числа, - это является достаточпьв условием для формирования выходного сигнала независимо от состояния младших разрядов.Если же старшие разряды равны между собой, сравнение производится по следующему младшему разряду и т. д.Для установки схемы устройства в исходноесостояние поступает тактирующий импульс Т,.В исходном состоянии устройства сравнения ячейка 8 находится в состоянии 1, а остальные ячейки - в состоянии,0. Оба сравниваемых числа поступают одновременно на входы всех разрядов по времени тактирующего импульса Т. Импульс Тз (рабочий такт) и открывается электронный ключ 11. Результат сравнения получают при поступлении сигнала Опрос, совпадающего с тактирующим импульсом Т 4Рассмотрим случай поступления на данный разряд кода А=1, В=О.По команде импульса Т в выходную ячейку 5 и буферную ячейку 6 схемы исключения записывается 1, ячейка 8 схемы ИЛИ списывается без выдачи информации, так как электронный ключ 11 в цепи ее нагрузки закрыт. Импульт Т, списывает буферную ячейку 6 и записывает 1 в ячейку 9. Сигнал Опрос списывает выходную ячейку 5 и опрашивает схему И. На выходе схемы И сигнал отсутствует, так как 1 записана лишь в одну ячейку 9, Выход ячейки 5 является выходом А)В данного разряда.Рассмотрим случай поступления кода А=О, В=1. По команде импульса Т 2 в выходную ячейку 7 и буферную ячейку 4 схемы исключения записывается 1, ячейка 8 схемы ИЛИ списывается без выдачи информации, так как электронный ключ 11 в цепи ее нагрузки закрыт. Рабочий такт Тз описывает буферную ячейку 4 и записывает 1 в ячейку 10 схемы И. Сигнал Опрос списывает выходную ячейку 7 и опрашивает схему И, На выходе схемы И сигнал отсутствует, так как 1 записана лишь в одну ячейку 10, Выход ячейки 7 является выходом А (В данного разряда. Рассмотрим случай поступления кода А=1, В=1, По команде сигнала Т 2 в выходные ячейки 5, 7 и буферные ячейки 4, 6 схемы исключения записывается 1, ячейка 8 схемы ИЛИ списывается без выдачи информации, так как электронный ключ 11 в цепи ее нагрузки закрыт. Рабочий такт Т списывает буферные ячейки 4 и 6, Сигнал с выхода ячейки 4 списывает ячейку 5 и записывает 1 в ячейку 10 схемы И, сигнал с выхода ячейки 6 списывает ячейку 7 и записывает 1 в ячейку 9 схемы И. Сигнал Опрос опрашивает выходные ячейки 5, 7 и схему И. На выходах ячеек 5 и 7 сигналов не оказывается, так как они были списаны импульсом Т Выход схемы И является сигналом Опрос для следующего младшего разряда, а для данного разряда является выходом А=В.Рассмотрим случай, поступления кода А=О, В=О, Рабочий такт Т, списывает ячейку 8 схемы ИЛИ, открывается электронный ключ 11, и сигнал с выхода ячейки 8 записывает 1 в ячейки 9 и 10 схемы И, Сигнал Опрос опрашивает выходные ячейки 5, 7 и схему И. На выходах ячеек 5 и 7 сигналы отсутствуют, так как они находились в состоянии 0. Выход схемы И является сигналом Опрос для следующего младшего разряда, а для данного разряда является выходом А=В.Выполнение устройства сравнения двоичных чисел на феррит-транзисторных элементах повышает надежность работы устройства и его экономичность, так как не требуется тщательного подбора элементов и точного согласования по времени тактирующих импульсов, Сравниваемые числа поступают на устройство в параллельном коде, что увеличивает быстродействие, Предложенное устройство позволяет снимать информацию с его выходов как на аналогичные магнитные элементы так и на другие электронные схемы. Предмет изобретенияУстройство для сравнения двоичных чисел, каждый разряд которого содержит схему исключенного ИЛИ, состоящую из буферных и выходных ячеек, источники сравниваемых кодов, связанные со входами схемы исключенного ИЛИ, и источник тактирующих импульсов, отличающееся тем, что, с целью повышения быстродействия и расширения функциональных возможностей устройства, в него .введен общий для всех разрядов ключ, управляющий вход которого связан с источником тактирующих импульсов, а в каждый разряд введены схема И и схема ИЛИ, причем выходы буферных ячеек схемы исключенного ИЛИ соединены с соответствующими входами схемы И, входы схемы ИЛИ связаны с источниками сравниваемых кодов, а ее выход с другими входами схемы И и с выходом ключа, соединенного с выходом схем ИЛИ других разрядов.479109 оставитель С, Белан Техред М. Семенов Рыбалова акто дписно в СС пография, и р. Сапунова, 2 аказ 2698/4ЦНИИП Изд. М 1650осударственного ком по делам изобретМосква, Ж, Рау Тираж 679ета Совета Минисий и открытийкая наб., д. 45 орректор Е. Хмеле