Устройство для адаптивной регистрации информации

-но,1 1 47083 ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Соцналистнчесник(5 сударстввнный комитет Совета Министров СССРло делам изобретенийн открытий(088.8) публпковано 15 Бюллетень18 ата опубликования описания 20.08,75 2) Авторы изобретения. А. Фурнэ и БП. Марчен ибышевский политехнический институ им. В. В. Куйбышева71) Заявитель 4) УСТРОЙСТВО ДЛЯ АДАПТИВНОЙ РЕГИС ИНФОРМАЦИИИ 2 Изобретение относится к области вычислительной техники и предназначено для использования в устройствах вывода информации.Известны устройства для адаптивной регистрации информации, содержащие последовательно соединенные схему кодирования интервалов времени .регистрации, цифровой регистратор и схему управления, подключенную к счетчику тактов и анализатору динамичности, который соединен с цифровым регистратором.Известные устройства сложны, а их схемы недостаточно легко перестраиваются при изменении характера процесса и требований к регистрируемой информации,Предлагаемое устройство отличается тем, что с целью увеличения точности регистрации оно содержит последовательно соединенные преобразователь кода, логическую схему выбора зоны, схему формирования команд и диодную матрицу, Входы преобразователя коды подключены к выходу анализатора динамичности и схеме управления. Вход диодной матрицы соединен с выходом счетчика тактов, а выходы схемы формирования команд подключены ко входам схемы кодирования времени регистрации и цифровому регистратору,Блок-схема устройства представлена на чертеже. Анализатор 1 динамичности процесса определяет показатель динамичности с наибольшей частотой (минимальным тактом), с которой поступают импульсы от первого выхода5 схемы управления 2. Одновременно эти импульсы подсчитываются счетчиком тактов 3, и с каждым тактом на выходных шинах диодной матрицы 4 поочередно появляется сигнал.10 С задержкой на время анализа импульсынаибольшей частоты с другого выхода схемы управления 2 поступают на управляющий вход преобразователя кода 5, благодаря чему кодовый сигнал анализатора 1 динамич ности процесса воспринимается схемой преобразователя кода. При наибольшем значении показателя динамичности сигнал появляется на выходе, соединенном со схемой ИЛИ 6, при наименьшем значении - на выходе, 20 соединенном со схемой ИЛИ 7.Соответствующим подключением через разделительные диоды выходов преооразователя кодов 5 в схемах ИЛИ 6 - 8 формируются зоны значений показателя динамичности. Пе регруппировкой выходов преобразователя кода можно изменять зоны и таким образом перестраивать устройство при ,измен 1 ении характера измеряемого процесса и требований к регистрируемой информации, что обеспечи- ЗО вает гибкость устройства. В диодной матрице 4 из многих выходных шин подключаютсятолько те шины, которые соответствуют группам выходов преобразователя кода 5.Сигнал с выхода каждой из схем ИЛИ6 - 8 через одну из схем НЕ 9 - 11 поступает на вход соответствующего триггера12 - 14. В исходном состоянии устройства сигналом на установочный вход с выходаСброс схемы управления 2 триггер принимает исходное состояние 0, С приходом сигнала на счетный вход соответствующий триггер переходит в новое состояние 1. Такимобразом, запоминается значение показателядинамичности процесса.Сигнал с выхода триггера, находящегосяв состоянии 1, поступает на соответствующую схему И 15 - 17 в схеме 18 формирования команд. Если показатель динамичностиза первый такт имеет наибольшее значение,то триггер 14 принимает состояние 1, и напервый вход схемы И 17 поступает сигнал.1 ак как на второй вход схемы И 17 поступает сигнал с выхода диодной матрицы 4, тона выходе схемы И 17 формируется сигнал,который поступает на вход схемы ИЛИ 19и схему 20 кодирования интервала временирегистрации, Сигнал с выхода схемы ИЛИ19 дает команду на цифровой регистратор 21для регистрации кода интервала времени, поступающего с выхода схемы 20 кодированияинтервала времени регистрации, соответствующего измеренному значению процесса.По окончании регистрации сигнал обратнойсвязи с выхода цифрового регистратора 21поступает на вход схемы управления 2, которая вырабатывает сигнал Сброс, приводящий триггеры 12 - 14 и счетчик тактов 3 в исходное состояние,Если значение показателя динамичности запсрвый такт Отлнчас 1 с 5 От максималыОГО, тосигналы с выхода схем И 15 - 17 отсутствуют, и на выходе схемы 18 формированиякоманд отсутствует команда на регистрацию.Г 1 ри последующих тактах отсчета устройство работает описанным выше образом. Приэтом возможны следующие четыре случая.В первом случае показатель динамичностиот такта к такту не меняет своего значения,т. е, в состоянии 1 находится триггер, соответствующий этому значению показателядинамичности. С каждым тактом переключаются выходные шины диодной матрицы 4,На такте, при котором на схемы И 15 - 17одновременно с сигналом от одного из триггеров 12 - 14 подается сигнал с одного из выходов диодной матрицы 4, вырабатываетсясигнал на регистрацию с выхода соответствующей схемы И.Во втором случае показатель динамичностина одном из тактов уменьшает свое значение. На выходе преобразователя кода 5 появляется второй сигнал, который через схемы ИЛИ 6 - 8 и инвертор переводит в состояние 1 триггер с меньшим индексом, Этоне влияет на интервал времени регистрации, 45 50 55 60 65 5 10 15 20 25 30 35 40 так как включенным остается триггер с большим индексом, соответствующий большему значению показателя динамичности, Сигнал на регистрацию с выхода одной из схем И 15 - 17 формируется, когда сигнал с выхода диодной матрицы 4 совпадает с сигналом триггера, соответствующего наибольшему значению показателя динамичности.В третьем случае показатель динамичности на одном из тактов плавно увеличивается и принимает значение некоторой близкой зоны, в частности, соседней. Сигнал с выхода преобразователя кода 5 по одной из цепей ИЛИ - инвертор приводит в состояние 1 триггер, соответствующий новому значению показателя динамичности. В состоянии 1 оказываются два триггера, соответствующие разным значениям показателя динамичности. Как и во втором случае, команда на,регистрацию формируется в такт, при котором сигнал с выхода диодной матрицы 4 совпадает с сигналом триггера, соответствующего наибол,- шему значению показателя динамичности,Таким образом, во всех указанных случаях формируется команда на регистрацию информации в момент времени, соответствующий наибольшему значению показателя динамичности процесса, что обеспечивает высокуО точность регистрации информации.В четвертом случае показатель динамичности на одном из тактов скачком увеличивает свое значение, так что ему соответствует интервал времени, который необратимо прошел. В этом случае команда на регистрацию должна быть сформирована на ближайшем такте. С этой целью выходы каждого триггера 12 - 14 соединены со входами схем ИЛИ, соответствующих ближайшему меньшему значению показателя динамичности. Благодаря этому перевод в состояние 1 любого триггера вызывает переход в состояние 1 всех триггеров, соответствующих меньшим значениям показателя динамичности. Предмет изобретения 1. Устройство для адаптивной регистрации информации, содержащее последовательно соединенные схему кодирования интервалов времени регистрации, цифровой регистратор и схему управления, подключенную к счетчику тактов и анализатору динамичности, который соединен с цифровым регистратором, о т л ич а ю щ е е с я тем, что, с целью увеличения точности регистрации, оно содержит последовательно соединенные преобразователь кода, логическую схему выбора зоны, схему формирования команд и диодную матрицу, причем входы преобразователя кода подключены к выходу анализатора динамичности и схеме управления, вход диодной матрицы соединен с выходом счетчика тактов, а выходы схемы формирования команд подключены ко входам схемы кодирования времени регистрации и цифровому регистратору.470831 Составитель В. Сметанин Тереп О. Гуменюк 1(орректор Н. Аук Редактор Е. Семанова Заказ 1984/9 Изд.1452 Тираж 679 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5типографии, пр. Сапунова, 2 2. Устройство по п. 1, отлич ающееся тем, что логическая схема выбора зоны содержит последовательно соединенные схемы ИЛИ, схемы НЕ и триггеры, выходы которых соединены со вторым входом схемы ИЛИ соседней цепи.