Запоминающее устройство

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 п 40"233 Союз Советских Социалистических Республик(61) Зависимое от авт детельств(32) ПриоритетОпубликовано 15.11.74. Бюллетень42Дата опубликования описания 29.07.75 л. 01 Государственный комите Совета Министров СССР по делам изобретенийи открытийВ. И. Вешняков и В. И. Корнейчук Киевский ордена Ленина политехнический иисттвол юции РО ЯСТВ(54) ЗАПОМИНАЮЩЕ соед влен о вы сить быстроИзобретение относится к области запоминающих устройств.Известно запоминающее устройство, содержащее одноступенчатые сдвиговые регистры, входы которых подключены к входному регистру, и счетчик, один из входов которого подсоединен к схеме управления.Недостатком известного устройства является невысокое быстродействие.Описываемое устройство отличается от известного тем, что оно содержит двухступенчатый регистр, дешифратор и группу схем управления сдвигами, входы которой подключены к выходам дешифратора и схемы управления, один из выходов - к другому входу счетчика, другие выходы - ко входам двухступенчатого регистра, выходы которого соединены с шинами сдвига и гашения одноступенчатых регистров; выход счетчика подсоединен к входу дешифратора.Эти отличия позволяют пдействие устройства,На чертеже изображена функциональная схема устройства.Устройство содержит статические потенциальные одноступенчатые сдвиговые регистрысо входами 2; входной регистр 3, выходы 4 которого подключены ко входам 2 регистров 1; статический потенциальный двухступенчатый регистр 5, состоящий из триггеров 6 и 2схем И 7 - 10; дешифратор 11, группу 12схем управления сдвигами, счетчик 13 и схемууправления 14, Входы счетчика 13 подключены соответственно к выходам группы 12 схем5 управления сдвигами и схемы управления 14.Выход счетчика 13 подсоединен ко входам дешифратора 11, выходы которого связаны совходами группы 12 схем управления сдвигами.10 Входы регистра 5 инены с выходамигруппы 12 схем уттра ия сдвигами, а выходы - с шинами сдвига 15 и гашения 16регистров 1.Группа 12 схем управления сдвигами содер 15 жит схемы ИЛИ 17, 18, 19, схемы И 20 -25, схему задержки 26. К схеме 14 подключены шина 27 для записи 1 в 1-й разряд регистра 5, шина 28 для записи 1 в т-й разряд регистра 5 (т-разрядность регистров 1),20 шина 29 для сдвига информации вправо, шина 30 для сдвига информации влево и шина 31,На чертеже более подробно показаны -йи (+1)-й разряды регистров 1 и 5 (1=1, 2,25 , т). При этом триггеры 6 первой ступенирегистра 5 изображены ниже триггеров 6 второй ступени,Каждый 1-й выход дешифратора 11 соединен с одним из входов схемы И 20, относя 30 щейся к -му разряду регистра 5, а также содним из входов схемы И 24, другой вход которой соединен с выходом триггера 2-й ступени (1 - 2) -го разряда.Схемы И 24 по отношешпо к схемам И 20 - 23, 7 - 1 О имеют противоположную вход- ную логику, т. е. если совпадение на схеме 20 реализуется при отрицательных уровнях потенциала на ее входах, то на схемах 24 - при положительных,Описанное устройство работает следующим образом,Информация располагается в правой части регистров 1, а новые данные, занесенные из регистра 3, продвигаются на нужную позицию и помещаются вплотную за хранящимися, Такой режим осуществляется по команде Запись, вырабатываемой в схеме 14, При этом по шине 27 записывается 1 в первый разряд регистра 5, по шинам 29 и 30 начинают действовать тактовые импульсы.и записанная единица продвигается по регистру 5. Во время продвижения записанного слова на нужную позицию в 1-й разряд регистра 5 могут снова записываться единицы, которые, проходя по регистру 5, будут продвигать по регистрам 1 другие данные, записанные из входного регистра 3. Пауза между записью единиц в регистр 5 и соответствующей, записью нового слова из регистра 3 в регистры 1 должна быть не менее двух периодов тактовых циклов, при этом между двумя продвигаемыми по регистрам 1 словами будет пробел в виде одной или более пустых числовых линеек. В счетчике 13 хранится число заполненных в устройстве числовых линеек, а на одном, например (+2)-м выходе дешифратора 11, поддерживается уровень, при котором не может быть совпадения на схеме 20. Когда единица в регистре 5 записывается в 1-й триггер 6 второй ступени, на схеме И 24, другой вход которой подключен к (1+2)-му выходу дешифратора 11, реализуется совпадение, и импульс через схему ИЛИ 19, схему задержки 26 и схему И 25 поступает на один из входов счетчика 13. Счетчик 13 и дешифратор 11 подключаются, и сигнал поддерживается на (1+1) -м выходе дешифратор а, вследствие этого единица из -го триггера второй ступени в (1+1)-й триггер первой ступени при очередном тактовом импульсе в шине 29 не пере 5- 1 слово будет расположено в соответствую 10 15 20 25 массив данных сдвигается за такой цикл на 30 35 40 45 50 пишется, а при действии следующего тактового импульса в шине.31 1-й триггер второй ступени установится в 0 через схему И 8. Таким образом, передвигаемое по регистрам щей числовой линейке устройства. Когда очередная единица в регистре 5 запишется в ( - 1)-й триггер второй ступени, на схеме 24, другой вход которой соединен с (+1)-м выходом дешифратора 11, реализуется совпаде ние сигналов, и происходит новое переключе. нис счетчика 13 и дешифратора 11 в состояние, при котором будет запрещена передача единицы из (1 - 1)-го разряда регистра 5 в 1-й разряд и т. д,Выборка данных из устройства производится в порядке их поступления. В схеме 14 формируется команда на выборку, и в т-й разряд регистра 5 по шине 28 передается 1. Гактовые импульсы подаются в шины 30 и 31,и записанная единица проходит по всему регистру 5 справа-налево. Сдвиговые импульсы действуют последовательно по шинам 15 и 10, начиная с т-го разряда. Весь заполненный одну позицию. В счетчике 13 производится корректировка (вычитание 1). В цикле выборки происходят ложные совпадения в схемах 24, однако, .на вход счетчика 13 сигналы не поступают, так как нет совпадения в схем.е 25 Предмет изобретения Запоминающее устройство, содержащее одноступенчатые сдвиговые регистры, входы которых подключены к входному регистру, и счетчик, один из входов которого подсоединен к схеме управления, отличающееся тем, что, с целью увеличения быстродействия, оно содержит двухступенчатый регистр, дешифра. тор и группу схем управления сдвигами, входы которой подключены к выходам дешифратора и схемы управления, один из выходов - . к другому входу счетчика, другие выходы - ко входам двухступенчатого регистра, выходы которого соединены с шинами сдвига и гашения одноступенчатых сдвиговых регистров, выход счетчика подсоединен ко входу дешифратора.450233 Составитель В, РудаковРедактор Б. Нанкнна Техред О. Гуменюк Корректор А. Степанова аказ 1708/16 Изд.1426 Тираж 591 ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений н открытий Москва, Ж, Раушская аб., д, 4/5