Устройство для измерения погрешностей кодирования

Й Ж" ОП ИСА Б ИЗОБРЕТЕНИЯ ии 440787 Союз Советскими Социайистимаских Ресйбйик(22) 3 аявле 1 с присоеди иорите Государстееииыи комитет Соаета Миииотроа СССР оо делам изооретеиий и открытий25(088,8 публиковаио 25,08.74. Бюллетеньата опубликования описания 06.02.7. Кю зобретеиия Заявител 54) УСТРОЙС ДЛЯ ИЗМЕРЕНИЯ ПОГРЕШНОСТ КОДИРОВАНИЯ троиство не обеспечивеличин погрешностей, азрядов преобразоватеИзобретение относится к вычислительной технике и может быть использовано для измерения погрешностей аналого-цифровых преобразователей, широко используемых в цифровой вычислительной, измерительной технике и системах связи с импульсно-кодовой модуляцией.Известно устройство, при помощи которого может быть реализован способ измерения погрешностей кодирования, основанный на том, что для получения средней или средней квадратической погрешности, на вход проверяемого преобразователя подают пилообразное напряжение, а на выходе моменты смены кодовых комбинаций сравнивают с фронтами эталонной последовательности импульсов.Известное устройство содержит генератор пилообразного напряжения, фазовый детектор, устройство для преобразования, генератор эталонного шага, устройство выделения синхроимпульса, дифференцирующие цепочки, сумматор и триггер.Сравнение эталонной последовательности производится с последовательным выходом кода, для чего параллельный код преобразуется в последовательный.Однако известное усвает измерение любыхвносимых каждым из рля в отдельности. Целью изобретения является обеспечениеизмерения любых по величине погрешностей, вносимых каждым из разрядов преобразователя в отдельности.5 Для этого в схему устройства введены эталонный преобразователь, управляющая схема, дополнительная схема И, причем выходы разрядов эталонного преобразователя соединены с вторыми входами сумматора по моду лю два, а старший разряд эталонного преобразователя, через управляющую схему и триггер подключен к выключающему входу эталонного преобразователя, вход которого соединен с выходом дополнительной схемы И, 15 первый вход которой соединен с третьем выходом схемы управления, а второй - с первым выходом триггера.На чертеже приведена блок-схема устройства.20 Устройство для измерения погрешностей кодирования содержит проверяемый преооразователь 1, вход которого соединен с выходом генератора пилообразного напряжения 2, причем его вход, а также вход триггера 3 соеди иены с выходом запуска устройства синхронизации 4. Другой вход триггера 3 соединен через управляющую схему 5 с выходом старшего разряда эталонного преобразователя 6.Один из выходов триггера 3 подключен 30 к схемам И 7-1 - 7-3, вторые входы которыхсоединены с выходами преобразователя 1, Второй выход триггера 3 подключен к входу сброса эталонного преобразователя 6. Выходы схем И 7-1 - 7-3 соединены с сумматорами по модулю два 8-1 - 8-3, вторые входы которых соединены с выходами эталонного преобразователя 6, Выходы сумматоров по модулю два 8-1 - 8-3 соединены с входами выходных схем И 9-1 - 9-3, вторые входы которых соединены с выходами последовательности 10 эталонного шага устройства синхронизации 4. К выходам схем И 9-1 - 9-3 подключен сумматор 10.Вход эталонного преобразователя 6 соединен с выходом схемы И 7-4, к входу которой 15 подсоединены выход последовательности эталонного шага устройства синхронизации 4 и выход триггера 3. Устройство синхронизации 4 запускает преобразователь 1 и имеет вход - разовый запуск (см. чертеж).20Устройство работает следующим образом.Импульсом от устройства синхронизации 4 запускается генератор 2 и пилообразное напряжение подается на вход проверяемого преобразователя 1. Этим же импульсом включа ется триггер 3, который открывает схемы И 7-1 - 7-3. Выключение этих схем, а также эталонного преобразователя 6, выполненного на базе двоичного счетчика, производится импульсом, формируемым управляющей схемой 30 5 и триггером 3 из заднего фронта кодового импульса старшего разряда эталонного преобразователя 6.На выходе схем И 7-1 - 7-3 появятся кодовые импульсы, соответствующие только пря мому ходу, пилообразного напряжения, а работа эталонного преобразователя 6, запускаемого последовательностью эталонного шага, формируемой в устройстве синхронизации 4, сфазирована с работой остальной части схе мы. В этом случае на выходах эталонного преобразователя 6 будет формироваться простой параллельный код.При идеальной работе кодовые группы от проверяемого преобразователя 1 и эталонно го преобразователя 6 поступают одновременно на оба входа сумматоров по модулю два 8-1 - 8-3.В случае возникновения ошибки в каком- либо разряде проверяемого преобразователя 1, 50 т. е. смещения или даже пропадания кодового импульса относительно его идеального положения на соответствующем выходе эталонного преобразователя 6, на выходе соответствующего сумматора по модулю два 8-1, 8-2 или 8-3 55 появится импульс ошибки, длительность которого будет пропорциональна смещению кодового импульса. Этот импульс ошибки поступает на вход одной из выходных схем И 9-1, 9-2 или 9-3, на второй вход которых подается импульсная последовательность эталонного шага от устройства синхронизации 4. Тогда на выходе этой выходной схемы И появляется пакет импульсов, число которых непосредственно зависит от величины смещения кодового импульса.Предусмотрена возможность оценки преобразователя в целом. С.этой целью введен сумматор 10, который суммирует погрешности от различных разрядов преобразователя.Устройство позволяет проводить измерение средних погрешностей, однако при эксплуатации устройства в режиме разового запуска (при котором устройство включается на один цикл) возможно измерение абсолютных погрешностей,Предмет изобретенияУстройство для измерения погрешностей кодирования, содержащее генератор пилообразного напряжения, устройство синхронизации, триггер, схемы И, сумматоры по модулю два, выходные схемы И и сумматор, причем первый выход схемы управления соединен с входом генератора пилообразного напряжения и с первым входом триггера, выход которого соединен с входами схем И, выход генератора пилообразного напряжения соединен с входом проверяемого АЦП, управляющий вход которого подключен к второму выходу схемы управления, а выход его через схемы И, сумматоры по модулю два и выходные схемы И подключены к сумматору, о т л и ч а ющ е е с я тем, что, с целью обеспечения измерения любых по величине погрешностей, вносимых каждым из разрядов преобразователя в отдельности, в него введены эталонный преобразователь, управляющая схема, дополнитель. ная схема И, причем выходы разрядов эталонного преобразователя соединены с вторыми входами сумматоров по модулю два, а старший разряд эталонного преобразователя, через управляющую схему и триггер подключен к выключающему входу эталонного преобразователя, вход которого соединен с выходом дополнительной схемы И, первый вход которой соединен с третьим выходом схемы управления, а второй - с первым выходом триггера.Редактор А, Зиньковский Корректор А, Васильева Типография, пр, Сапунова, 2 Заказ б 79 Изд. И 49 Б Тираж 811 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб д, 4/5