Устройство для сравнения двух величин

пц 435520 Союз Советских Социалистических Республик(22) Заявлено 14,07.71 (21) 1683545/18-2 М. Кл. б 061 7/О с присоединен м заявкисударственный комите вета Министров ССС(088,8) о делам изобретен и открытий Дата опубликован оп,исания 27.02.7 Авторы зобретения) УСТРОЙСТВО СРАВНЕНИЯ ДВУХ ВЕЛИЧИН устропств Изобретение относится к области автоматики и вычислительной техники и может быть использовано в цифровых автоматических системах регулирования и контроля.Известны устройства для сравнения двух величин, содержащие фазовые дискриминаторы, фазовые компараторы, триггеры и элементы ИЛИ.Недостатком этих устройств является нестабильность их характеристик, обусловленная наличием нелинейных элементов, отсутствие возможности формирования разности сравниваемых величин в цифровой форме и плохие динамические характеристики.Предложенное устройство отличается тем, что оно содержит преобразователь временного интервала в параллельный двоичный код, состоящий из двоичного счетчика, выходы которого подключены к одним из входов вентилей выдачи и сборки управления, триггеры, схемы И, ИЛИ и формирователи, Выходы двух формирователей связаны соответственно со входами схем ИЛИ и входами триггера, выходы которого подключены ко входам двух схем И, другими входами связанных со входом третьей схемы И, одним входом соединенной с выходом схемы ИЛИ, а другим - с одним из выходов второго триггера. Один из входов второго триггера соединен с выходом третьей схемы И, а другой -с выходом сборки управления преобразователя временного интервала в параллельныйдвоичный код. Другой выход второго триггера связан со входом четвертой схемы И,5 другим входом подключенной к выходу схемы ИЛИ, а выходом - к другим входамвентилей выдачи, и со входом пятой схемыИ, другой вход которой соединен с шинойтактовых импульсов, а выход - со входом0 преобразователя временного интервала в параллельный двоичный код.Это позволяет улучшить динамические характеристики устройства,Устройство определяет в цифровой форме5 разность и ее знак между синусоидальныминапряжениями исходных величин путем формирования разностного временного интерваламежду фазовыми импульсами исходных напряжений с последующим преобразованием0 этого временного интервала в код с ограничением интервала пропорциональной зависимости между выходным кодом и разностьюсравниваемых величин.Блок-схема предложенногоа25 представлена на чертеже.Устройство содержит формирователи фазовых импульсов 1 и 2, вырабатывающие узкиеимпульсы в моменты переходов через нульсинусоидальных напряжений, поступающих30 на их входы; схему ИЛИ 3; схемы И 48; триггеры 9 и 10; и преобразователь временного интервала в параллельный двоичный код 11, Преобразователь 11 состоит из двоичного счетчика 12, единичные выходы разрядных триггеров которого подключены к входам вентилей выдачи 13 - 16, и сборки управления 17.Устройство работает следующим образом.На вход 18 устройства поступают тактовые импульсы с частотой 1 ТП, а на вход 19 - импульсы начальной установки с частотой которые связаны между собой соотношением: ,=2" ;, где и - разрядность преобразователя.Импульс начальной установки через сборку управления 17 поступает на обнуляющие входы счетных триггеров счетчика 12 и на один из входов триггера 9. Счетчик 12 устанавливается в нулевое состояние, а триггер 9 - в состояние, при котором его выходные сигналы закрывают схемы И 5 и И 8, а схему И 4 открывают. Схема И 8 не пропускает тактовые импульсы на вход преобразователя 11.Синусоидальные напряжения, фазы которых характеризуют значения сравниваемых величин А и В, поступают на входы 20 и 21 устройства и преобразуются с помощью формирователей 1 и 2 в фазовые импульсы, которые поступают на входы триггера 1 О и схемы ИЛИ 3.При А)В фазовый импульс величины В на выходе формирователя 2 - опережающий, а фазовый импульс величины А на выходе формирователя 1 - отстающий (один относительно другого). Временной интервал между фазовыми импульсами равен разности А - В. Опережающий фазовый импульс с выхода формирователя 2 поступает на вход схемы ИЛИ 3 и триггер 10 и устанавливает триггер 10 в состояние, при котором его выходные сигналы закрывают схему И 7 и открывают схему И 6. С выхода схемы ИЛИ 3 фазовый импульс величины В поступает на входы схем И 4 и 5, проходит через схему И 4, которая находится в состоянии разрешения, и с ее выхода поступает на второй вход триггера 9 и схем И 6 и 7. Схема И 6 формируег при этом импульс знака временного интервала, заключенного между фазовыми импульсами величин А и В, а триггер 9 устанавливается в состояние, при котором его выходные сигналы закрывают схему И 4 и открывают схему И 5 и 8, Через вход 18 устройства и схему И 8 на вход счетчика 12 преобразователя 11 начинают поступать импульсы тактовой частоты.Через время т, пропорциональное разности равниваемых величин А - В, с выхода формирователя 1 фазовый импульс величины А поступает на входы триггера 10 и через схему ИЛИ 3 - на входы схем И 4 и 5. Триггер 10 опрокидывается в противоположное состояние, а схема И 5 формирует на своем выходе импульс, который поступает на55 60 65 5 10 15 20 25 30 35 40 45 50 импульсные входы вентилей выдачи 13 - 16 и считывает с единичных плеч разрядных триггеров счетчика 12 код, пропорциональный разности А - В. Этот же импульс через сборку управления 17 поступает на обнуляющие входы триггеров счетчика 12 и на вход триггера 9. Счетчик 12 устанавливается в нулевое состояние, а триггер 9 - в состояние, при котором его выходные сигналы открывают схему И 4 и закрывают схемы И 5 и 8. Поступление тактовых импульсов через схему И 8 на вход счетчика прекращается.При А (В работа устройства аналогична описанной, с той лишь разницей, что при формировании знака разностного временного интервала импульс знака формируется не на выходе схемы И 6, как это имело место при А)В, а на выходе схемы И 7.Как известно, в автоматических системах регулирования и контроля интервал, в котором определяется пропорциональная зависимость выходного сигнала от разности сравниваемых величин, обычно ограничивается,некоторой величиной С, Предложенное устройство обеспечивает такое ограничение. Заданное значение С при этом определяет соответствующее число разрядов счетчика 12. Так, при )А - В(С число разрядов счетчика 12 должно быть таким, чтобы в течение интервала ть заключенного между фазовыми импульсами сравниваемых величин А и В, происходило заполнение соответствующего числа разрядов счетчика, исключая заполнение последнего разряда. А при )А - В ) )С, в течение интервала т между фазовыми импульсами происходило заполнение и триггера последнего разряда счетчика 12, При этом импульс переполнения с выхода этого триггера через сборку управления 17 поступает на обнуляющие входы всех триггеров счетчика 12, за исключением последнего, и устанавливает их в исходное состояние. Этот же импульс, поступая на вход триггера 9, устанавливает его в состояние, при котором его выходной сигнал поступает на схему И 8 и устанавливает ее в состояние запрета. Схема И 8 запрещает прохождение тактовых импульсов на вход счетчика 12. Триггер последнего разряда счетчика находится в единичном состоянии до момента прихода импульса считывания на входы вентилей выдачи 13 - 16. С приходом импульса считывания при А - В) С считывание происходит на вентиле выдачи 16,Описанный порядок работы устройства повторяется в каждом фазовом цикле синусоидальных напряжений величин А и В.Таким образом, предлагаемое устройство осуществляет циклическое измерение разности между двумя аналоговыми величинами, выраженными в фазовом сдвиге синусоидального напряжения в опорном канале, с выдачей результата измерения в цифровой форме и обеспечивает заданный интервал пропорциональной зависимости между значением выТираж 624тета Совета Министровний и открытийшская наб д 4/5 Заказ 624/1 О Изд,979 ЦНИИПИ Государственного ком по делам изобрет Москва, Ж, РауПодписноСР пография, пр. Сапунов ходного куда и значением разности сравниваемых величин. Предмет изобретенияУстройство для сравнения двух величин, содержащее преобразователь временного интервала в параллельный двоичный код, состоящий из двоичного счетчика, выходы которого подключены к одному из входов соответствующих вентилей выдачи, и сборки управления, триггеры, схемы И, ИЛИ, формирователи, отличающееся тем, что, с целью улучшения динамических характеристик, в нем выходы двух формирователей связаны соответственно со входами схемы ИЛИ и входами первого триггера, выходы которого подключены ко входам двух схем И, другимн входами связанных с выходом третьей схемы И, одним входом соединенной с выходом схемы ИЛИ, а другим - с одним из выходов второго триггера, один из входов ко торого соединен с выходом третьей схемыИ, а другой - с выходом сборки управления преобразователя временного интервала в параллельный двоичный код, другой выход второго триггера связан со входом четвертой 10 схемы И, другим входом подключенной квыходу схемы ИЛИ, а выходом - к другим входам вентилей выдачи и со входом пятой схемы И, другой вход которой соединен с шиной тактовых сигналов, а выход - со 15 входом преобразователя временного интервала в параллельный двоичный код.