434407

О П И С А Н И Е (и) 434407ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(22) Заявлено 15,05.72 (21) 1784042/18-24 51) М. Кл. б 06 т 7/38 соединением заявки М Государственный коцит Совета Министров ССС по делам изобретенийи открытий.06.74. Бюллетень М 2 ата опубликования описания 6.11.74 Авторыизобретения Л. Ли и М. В. Тяпкин) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВ Изобретение относится к вычислительноп технике, а именно к арифметическим устройствам (АУ) вычислительных машин,Известны АУ с магистральной структурой, состоящие из дешифратора команд, адресуемых регистров, блока выборки операндов из адресуемых регистров и собственно арифметического блока, выполняющего над выбранными операндами заданную дсшифратором команд операцию и посылающего результат в один из адресуемых регистров, Обычно, особенно в высокопроизводительных машинах, арифметический блок состоит из трех последовательных блоков - блока предварительной обработки операндов (вьшолн 51 ющего, например, выравнивание порядков при сложении чисел с плавающей запятой), блока основной обработки операндов (выполняющего, например, сложение мантисс чисел с плавающей запятой) и блока завершающей обработки (вьшолняюгцсго, например, нормализацию результата послс операций над числами с плавающей запятой),В таком АУ возникает необходимость задержки выборки операндов очередной команды из адресуемых регистров и, следовательно, задержка начала выполнения очередной команды до завершения записи в адресуемые регистры результата предыдущей команды. Это связано с тем, что возможны случаи, когда в качестве операнда очередной командыдолжен быть использован результат предыдущей команды.Целью настоящего изобретения являетсяповышение производительности АУ с магистральной структурой путем ускорения начала выполнения последующей команды по отношению к моменту получения результатапредыдущей команды,0 На чертеже представлена схема предлагаемого АУ.Оно содержит дешифратор 1 команд, последовательно включенные блоки 2 - 4 соответственно предварительной обработки операндов,5 основной обработки операндов, завершающейобработки результата, блок 5 адресуемых регистров и блок 6 выборки операндов, Один извходов блока 6 соединен с выходом блока 5адресуемых регистров, другой - с выходом0 дешифратора команд, а выход - с входомолока 2 предварительной обработки операндов. В предлагаемое АУ введены добавочныеблоки: блок 7 сравнения, второй блок 8 выборки операндов, третий блок 9 выборки опе 25 рандов, адресньш регистр 10 прсдварительнойобработки, адресный регпс:р 11 основной обработки и адресный регистр 12 завершающейобработки. Кроме того, в блок 6 выборки операндов введен третий, запрещающий вход,30 соединенный с выходом блока 7 сравнения,5 10 Цепи получения операндов из оперативной памяти, цепи записи результатов в оперативную память и цепи связи АУ с устройством управления вычислительной машины на чертеже не показаны, так как в предлагаемом АУ они не отличаются от аналогичных цепей известных АУ.Работает предлагаемое АУ следующим образом,При выборке операндов очередной команды в блок 2 на адресном регистре 10 устанавливается из дешифратора 1 команд номер адресуемого регистра, в который должен быть записан результат данной команды. При передаче операндов из блока 2 в блок 3 содержимое регистра 10 пересылается на регистр 11, а при передаче результата из блока 3 в блок 4 содержимое регистра 11 пересылается на регистр 12.Выборка операндов следующей команды в блок 2 начинается сразу же после его освобождения от предыдущей команды, однако блок 7 сравнения, сравнивающий поступающие из дешифратора команд номера адресуемых регистров, из которых должны бьп ь выбраны эти операнды, с содержимым адрссных регистров 10, 11, 12, запрещает работу блока 6 выборки операндов, если операнд должен быть выбран из адресуемого регистра, номер которого содержится в одном из адресных регистров 10, 11 или 12. В этом случае операнд на вход блока 2 выбирается либо с выхода блока 3 (через второй блок 8 выборки операндов), либо с выхода блока 4 (через третий блок 9 выборки операндов), причем выборка операнда производится в момент появления соответствующего результата на выходе блока 3 или 4. Выборка операнда с выхода блока 3 производится только в тех случаях, когда в блоке 3 выполняется команда, не требующая завершающей обработки результата (например, типа пересылки из одного адресуемого регистра в другой, типа поразрядных логических операций и т. п.). В остальных случаях операнд в блок 2 выбирается с выхода блока 4.Таким образом предлагаемое АУ имеет большую производительность по сравнению с 20 25 30 35 40 45 известными АУ как в тех случаях, когда последующие команды не используют в качестве операндов результаты предыдущих команд (за счет одновременного выполнения различных стадий трех последовательных команд), так и в тех случаях, когда результат предыдущей команды используется в качестве операнда последующей (за счет исключения времени записи результата в адресуемый регистр, а при выполнении простейших команд - и за счет исключения времени прохождения результата через блок завершающей обработки результата),Предмет изобретения Арифметическое устройство, содержащее дешифратор команд, последовательно включенные блоки предварительной обработки операндов, основной обработки операндов, завершающей обработки результата, блок адресуемых регистров и блок выборки операндов, один из входов которого соединен с выходом блока адресуемых регистров, другой вход соединен с выходом дешифратора команд и выход - с входом блока предварительной обработки операндов, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности, в него дополнительно введены блок сравнения, второй и третий блоки выборки операндов, первые входы которых соединены соответственно с выходами олоков основной и завершающей обработки операндов, вторые входы подключены к первому и второму выходам блока сравнения, а выходы объединены и подключены ко входу блока предварительной обработки операндов, а также последовательно соединенные адресные регистры предварительной, основной и завершающей обработки, выходы котсрых подключены соответственно к первому, второму и третьему входам блока сравнения, четвертый вход которого соединен с выходом дешифратора и со входом адресного регистра предварительной обработки, а третий выход подключен к запрещающему входу первого блока выборки операндов, 434407по делам изобретенМосква, )К, Раун ш и открытийскал наб, д 4 5 пографпя, пр. Сапунова, " Заказ 3024/9 Изд.1803 Тираж 624 Подписи ЦНИИПИ Государственного комитета Совета Министров СССР