Умножитель частоты сигналов

Ф 1 т%г ю- ЭЙЗЕН:ю ФЬ ОПИСАНИЕ 1; 2 ОО 82ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 61) Зависимое от авт. свидетельства22) Заявлено 11.11.71 (21) 171324918-24 ЗЬ 19/00бд 7/16 цием заявки рисоеди Гасудврственней квинтет Савета Мииистрав СССР аа делам изабретений и аткрьтий(71) Заявитель 54) УМНОЖИТЕЛЬ ЧАСТОТЫ СИГНАЛО Изобретение относится к области вычислительной техники и может быть использовано для предварительного умножения частоно- импульсных сигналов на коэффициент, больший единицы, с целью увеличения статической и динамической точности последующих частотомеров, а таксе в качестве масштабного блока в частотно-цмпульсных ус ройствах.Известно устройство для умножения час 1 оты следования импульсов, содержащее устройство раздвижки, блок задержки имп;. ль. сов, коммутирующии триггер, делитель чяс-оты, блок выделения разности сриодов двух частот, реверсивцый счетчик частоты и цм. пульсно-поецциальцые схемы совпядецгя.1-1 едостатком известного усгройства является значительное колиество оборудования.С целью упрогцсция схеы предлагаемый умножитель содержит ицвертор, ицтегразг,; и два ключа, первые входы которых подкл оче ны к выходу блока вычитания периодов, вгорые вхолы полк",ю;ены соответственно .; выходам интегратора и ицвертора, а выходы -- ко входу интегргторя, выход которого соединен со входом управляемого генератора частоты и входом ивер гора.Ня чсртсже изооряжеця схема исдлягясмого умцожителя часоть сигналов.Умцожигель частоты состоит из блока раздвисси 1, блока 2 задержки импульсов, коммутирующего триггера 3, схемы И 4, делителя частоты 5, упраьляемого генератора частоты 6, интегратора 7, инвертора 8, ключей 9 и 10 и блока 11 вычитания периодов двух 5 частот.Блок раздвижки 1, подключенный ко входуумножителя, исключает совпадение импульсов частот , и Р,.Устройсво работ яст следуоцпм образом.10 Если оно находится в усяовившемся режиме, то частота Р, сигнала ця выходе управляемого генератора чяс 1 оты 6 в /; раз больше частоты входного сигнала.Код блока 2 задержки импульсов равен 15 нулю, ца выходе блока вьпитания 11 периодов имеется сигнал - Л 1, я коммутирующий триггер 3 находится в нулевом состоянии, что обеспечцвается импульсом сигнала РЙ (Р - частота выходного сигнала) от делите ля частоты 5. Импульс частоты входного сигнала / после блока раздвижки 1 поступает ца блоки 2 задержки импульсов и вычитания периодов 11, Сигнал с выхода блока 11 закрывает слюч 10, код блока 2 приобретает 25 значение, равное единице, а сотутируоцийтриггер 3 переходцг и единичное состочцце.Схема И 4 открывается, ц сигнал с часотой Р- юспас ця выход умцожцтеля ц вход дели еля 1 сст 1 г 5. 11 ос, е подсчета /Г цм ЗО пульсов яелигсгсм часто-ы ця его выходе40 45 50 55 60 65 появллетс 5 Импульс Р 11/г, которы 1 переводит триггер 3 в нулевое состояние, с 1 шсывает единицу кода В олокс 2 задержки импульсов и вырабатывает ны ьыходе блока 1 вычи" ания периодов двух частот сигнал - ЛТ. Таким ооразом, все элементы умнокителя устапавлива:отся в исходное состояние, и с приходоъ следу 1 ощего импульсы, процесс нов горястся. Значение управляюн;его напряженпя на выходе интегр 111 Ора 1 нр 1 кн 1 ески не изменлетс 51, так как кл;оч 9 закрыт, а ключ 10 открывается ны весьма короткое время, не превышающее периода частоты Р.-. ь 1 астота Рна выходе умпожителя в этом случае совпадает с частотой Р, причем Р., =-/г /.Если сигнал часто 1 ы /х получает положительное прирагценис, то после поступления импульса часто 1 ы /,. триггер 3 находи гс 5 в едишгчном состоянии, код блока 2 задержки импульсов равен единице, а сигналы с выходов блока 11 вы иТания периодов закрывают ключи 9 и 10. Частота ,. получает положительное приращение и следующий ее импульс приходит раньше, чем импульс Р//г, Этот импульс частоты ,. вырабатываег эы выходе блока 11 вычитания периодов сигнал +ЛТ и увеличивает код блока 2 задержки импульсов на единицу. Запись едшп;цы в блок 2 обеспечивает запоминание повторного импульса /, что позволяет устранить ошибку в сигнале Р, поскольку триггер 3 може бьг:ь переведен вновь в единичное состояние только после появления импульса Р//г с делителя 5. Одновременно сигнал +ЬТ с выхода блока вычитания 11 открывает ключ 9, н положительное напряжение с выхода инвертора 8 увеличивает отрицательное управля 1 оп;ее напряжение на выходе интегратора 7, ы частота Г, -возрастает, Посл подсчета /г нмпул 1.сов астоты Р, делителем 5 на его выходе появляется импульс Р 11//г который прскра 1 цйс 1 Выраоотку сигнала +ЛТ ны выходе блока вычитания 11, переводит триггер 3 в улевое состояние и спись 1 вает одну единицу с кода блока 2 задержки импульсов. При списывании запомнешой ранее единицы кода блока 2 на его выходе появляется импульс. который переводит коммутирующий триггер 3 в единичное СОСТ 051 НИЕ.С поступлением следующего импульса частоты /, процесс повторяе 1 ся. Отрицательное управляюгцее напряжение на выходе интегразора 7 и частота Р,. Па выходе генератора 6 будут возрастать до тех пор, пока за один период частоты /,. па выходе делителя частоты 5 не появятся два импульса частоы Р//г. Так как на кажды 1 импульс частоты /, па выходе умножи 1 еля вырабатывается /г импульсов сигнала Р, то в случае положительного нрпрагцения частогы /, среднее значение сигнала на выходе умножи 1 еля будет равно:Р,/ /,.Если сигнал 1 астоты 1 получает отрицательное приращение, то после поступления 5 10 15 20 25 30 импульса /., сигнал с выходов блока вычитания 11 закрывает ключи 9 и 10, код в блоке 2 имеет значение, равное единице, а триггер 3 находится в единичном состоянии. Частоа /, получает о 1 рицательное приращение, вследствие чего импульс Р//г поступает раньше следуюгцего импульсаи код в блоке 2 обнуляется, триггер 3 переходит В нулевое состояние, а на выходе блока вычитания 11 вырабатывается сигнал - ЛТ. Ключ 10 открываечся, и па его вход и вход и 1 пегратора 7 поступает отрицательное напряжение с выхода интегратора 7. Отрицательное напряжение на выходе интегратора 7 уменьшается, и частота Р, на выходе генератора 6 также уменьшается. После прихода следующего импульса /, сигнал на выходе блока вычитания 11 обнуляется, в блок 2 записывается единица, и триггер 3 переходит в единичное состояние.С поступлением следующего импульса Р//г процесс повторяется. Напряжение на выходе интегратора 7 и частота Р, будут уменьшаться до тех пор, пока за время между двумя импульсами Р/Й не появятся два импульса частоты ,. Поскольку на каждый импульс частоты /., на выходе умножителя вырабатывается /г импульсов сигнала Р то в случае отрицательного приращения частоты /,. среднее значение сип 1 ала на выходе умножи 1 еля равно: Р, =/г,Таким образом, при поступлении на вход умпожителя частотына каждый ее импульс на выход умножителя поступает /г импульсов частоты Ри выходная частота имеет значение: Р, =йТаким образом, умножитель позволяет умножать частотно-импульсные сигналы на коэффициент, оольший единицы, с нулевой динамической обшивкой при равномерной частоте на выходе в установившемся режиме. Время установления в устройстве может составлять несколько периодов входной частоты,Предмет изобретенияУмпожитель частоты сигналов, содержащий делитель частоты, выход которого соединен со входом блока задержки импульсов, с одним входом коммутирующего триггера, второй вход которого соединен с выходом блока задержки импульсов, и содним входом блока вычитания периодов, второй вход которого соединен с выходом блока раздвижки и со вторым входом блока задержки импульсов, а первый и второй входы блока раздвижки подкл 1 очены соответствен 1 о ко входу устройства и выходу управляемого генератора частоты, который через схему И, второй вход которой соединен с выходом коммутируюшего триггера, подключен ко входу делителя частоты, отличающийся тем, что, с цельо упрощения схемы, оп содержит инвертор, интегратор и два ключа, первые входы которых420082 Составитель О. Сахаров Техред Л, Богданова Редактор Б. Нанкина Корректор Н Торкина Заказ 1913/18 Изд.1392 Тираж 811 Подноси те ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская набд. 4/5Типография, пр. Сапунова, 2 подключены к выходу блока вычитания периодов, вторые входы подключены соответственно к выходам и 1 ггегратора и инвертора, а выходы - ко входу интегратора, выход которого соединен со входом управляемого генератора частоты и входом инвертора.