Вычислительное устройство для улшожения, деления, возведения е5 квадрат и извлеченияквадратного корня

1 Щ 419905 ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоватсеаСоциалистическихРеспублик висимое от авт. свидетельства 1933 18 2) Заявлено 11,0(21 5) Ч. Кл. 6 Обд 7 присоедине 1 пгем заявя осударственныи комитетСовета Министров СССРоо делам изобретенийи открытий 2) Приоритет О 3) УЛК 681.335.5(388.8) юллстень М 1 иковано 15.03. оп пса пня 12.08 опубликован(72) Авторы изобретен,А. Чулков Глыбовскии 1) Заявитель 54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ДЛ ДЕЛЕНИЯ, ВОЗВЕДЕНИЯ 11 КВАДРАТ И КВАДРАТНОГО КОРНЯУМ НОЖЕН ИЯ,ЗВЛЕЧ ЕНИЯ бразом, ератора 1 заустанавливая ние У=О. ей задержкиконденсатор по окончании Изобретение относится к вычислительной технике.Известны вычислительные устройства для умножения, деления, ьсзведения в квадрат и извлечения квадратного корня, содержащие ОПОРНЫЙ ГЕНЕРатОР, ЛИНИЮ ЗаДЕРжКИ, ВХОДН 1 Е и выходной коммутаторы, параллельную КС-цепь, триггер, схему сравнения и накопительный элемент.Предложенное устройство отличается от известных тем, что в нем выход опорного 1 енератора подключен к управляющему входу выходного коммутатора и через линию задержки соединен с одним из входов триггера и с управляющим входом первого входного коммутатора, выход которого объединен с выходом второго входного коммутатора и подкл 1 очеп к одному из вхсдов ЯС-цепи, первому входу схемы сравнения и через выходной коммутатор - к выходу устройства, связанному с неподвижным контактом переключателя и через накопительный элемент - с другим входом КС-цепи, соединенным с щион нулевого потенциала. Второй вход схемы сравнения соединен с подвижным контактом переключателя через третий входной коммутатор, управля 1 ощий вход которого связан с выходом триггера, подключенного друтим входом к выходу схемы сравнения и управляющему входу второго входного коммутатора. Это позвол ило упростить устройство, Блок-схема устройсгва приведена на чертеже.Устройство содержит опорный генератор 1, 5 линию задержки 2, входные 3 - 5 и выходной6 коммутаторы, параллельную КС-цепь 7, триггер 8, схему сравнения 9, накопительный элемент - кондснса-,ор 10 и переключатель 11.10 Устройство работает следу 1 ощим образом.Опорный генератор 1 вырабатывает импульсы малой длптельнос 1 и с постоянной частотой.Схема сравнения 9 выдает импульс малой длительости в случае равенства напряжений 15 на входах. Коммутаторы 3 - 6 замыкаютсяпри наличии сигналов а управляющих входах. Линия задержки 2 имеет время задержки, равное длительности импульса опорного генератора.20 Для выполнения операции умножения, деления и возвсденя в степень переключатель 11 должен стоять в положении а. Схема работает следующим о 5 Первый импульс опорного ген мыкает выходной коммутатор 6,на выходе устройства напряже Через время, определяемое ли 1 2, замыкается коммутатор 3, и 0 ЙС-цепи 7 заряжается до Ь, а1 мпульс р 11 зр 51 жастс 51 по экс 1 Опсппиальпо.11 узаконуС/с (1) = Уегде Ус(1) - папрюкепие н входе КС-цепи 7,Ух - напряжение па входе первоговходного коммутатора 3,т - постоянная времени КС-цепи 7.Тот же импульс устанавливает триггер 8 всостояние 1. 1-1 апрякение с выхода триггера8 замыкает третий входной коммутатор 5, инапрмкепие-делитель 1/х с его входа поступет и вход схем.1 срзьпепия 9. При Ус. - . Ьхвырабатывется сияад сравнения, переводящий триггер 8 в состояние О, запирающеережим сравнения, и замыкющий второй входной коммутатор 4.Момент сравнения в 5 определяется из формулы (1) при Ус(1) = - Ьи равен1 п (2)С",В этот моме 1 гг конденсатор КС-цепи 7 быстро перезаряжается до У 5 и по окончании сигнала сравнения напряжение на КС-цепи 7 определяегся выражением1 срЬс ( - 1 вр) = УвЕгде У, - напряжение па входе второго входного коммутатора 4.Следующий импульс опорного генератора 1 производит считывание велич 1 шы напряжения с параллельнои 1(С-цс 1 и / па ВВ 1 ход устрО 11- сгва и запоминание эоо папр 55 ке 1 ия на конденсаторе 10 до следующего замыкания выходного коммутатора б. Величина выходного напряжения С/вы определится из (2) и (3)1при = в , где ) - частота импульсов опорноУго генератора 11где К = - , -10 15 20 25 зо 35 Для выполнения огорации по извлечению квадратного корня из произведения двух папрякени переключаель 1 должен быть установлен в положение б.Б этом случае, в момент прихода очередного импульса с выхода опорного генератора 1 па выход устройства с КС-цепи 7 через выходной коммутатор б считывается и запоминается на конденсаторе 10 какое-то напряжение Увв,хо, Через время, определяемое линией задержки 2, триггер 8 устанавливается в состояние 1,первый входной коммутатор 3 замыкается, и конденсатор КС-цепи 7 заряжается до Ух, а по окончании импульса разрякается по экспоненциальному закону (1). Напряжение с выхода триггера 8 замыкает третий входной коммутатор 5, и напряжение с выхода устройства поступает на схему сравнения 9. При Ос(1), равном напряжению па ВЫХОДЕ Ьввхо, ВЫРбатЫВвтСЯ СИГНЛ СРВНЕ- ния, переводящий триггер 8 в состояние О, запрещающее режим сравнения, и замыка 1 ощий второй входной коммутатор 4.Момент сравнения 1,р определяется из формулы (1) при Ус(1) =-Увыхо и равен в точности (2) при замене Г, на Увыхо.В этот момент конденсатор КС-цепи 7 быстро перезаряжается до Уи по окончании сигнала сравнения напряжение на КС-цепи 7 определяется выражением (3).Следующий импульс опорчого генератора 1 производит считывание величины напряжения с параллельной КС-цепи 7 на выход устройства и запоми 11 апие этого напряжения на конденсаторе 10 до следующего замыкания выходного коммутатора б. Величина выходного П 11 ПР 5 жЕПИ 51 Ьвых, ОПРЕДЕЛИТСЯ ИЗ (2) И 13)- вых 60 65 Через время, определяемое линией задержки 2, триггер 8 переводится в состояние , первый входной коммутатор 3 замыкается, и работа схемы, описанная выше, повторяется.Таким образом, реализуется умножение двух переменных при У,=сонэ(, деление двух переменных при У=сопз 1 и одновременное выполнение этих двух операций приУ, Ух, У,=,=сопз 1 (5) При замыкании входов первого и второго входных коммутаторов 3 и 4 (Ь,=У) и С 1 х=СОПЗ 1 ВЫПОЛНяЕтея ОПЕрацИя ВОЗВЕдсння з квадрат УхДля обеспечения указанного режим работы устройства необходимо, чтобы Ух и Убыли больше напряжения У,. 50 55 Через время, определяемое линией задержки 2, триггер 8 переводится в состояние 1, первый входной коммутатор 3 замыкается, и работа схемы, описанная выше, повторяется. (Ух и У, изменяются медлешо и их можно счита-ь постошными).В результате каждого цикла вычислений на выходе устройства Оказывается промежуточный результат Система стремится кспокоепию, котороеНаСтУПаЕт ПРИ живых -- Сивых -- живых. ИЗ (7)при этом условии можно получить7,= К /7, Семанова Техред Т. Курнлко Корректор Н. Учакнн Релак По н 1 сноССР Тнраж 62-1Совета Мнннстрооткрыть пнао., д. 15 Изд. У 1 ЗЗЗ суларстаенного комитета по псланас бретеннй Москва, )К-З 5, Раушскаяакая 190715Ц 1-111 И ПИ Тннографня, пр. Сапуно Таким образом, р"длизуется опсрация пзВЛЕЧЕПИя 1 С 1111 ЛратПОГО сприя ИЗ ПрОИЗВЕЛЕПИ 1 двух напряжения. Прп Ь, =сонат получаезся операция извлечения квадратного корня из одного аргу.1 ента Г,. Для обеспечения нормальной рабо 1 ы схемы в указанном режиме должно Вьполпяться условие Ь,.) с. Предмет изобретенияВычислительное устройство для умножения, деления, возведения в квадрат и извлечения квадратного корпя, содержащее о 11 орпый генератор, линио задержки, входные и выходной коммутаторы, ЯС-цепь, триггер, схему сравнения и накопительный эле аент, о т и ичающееся тем, что, с целью упрощения устройства, в нем выход опорного генератора подключен к управляющему входу выходного коз мута 11 Ори и через лип 1 по з 11 лсрж кп соединен с одппз: пз входов триггера и с упрдвля 1 ощим вхолса пезвого вхо;ного коммутатора, -ВыхОд которого и Выход втор 01 О Входного 5 коммутатора подкл 1 очены и одноху пз входовЯС-цепи, первому входу схемы сравнения и через выходной коммутатор - к выходу устройства, связаппох 1 у с неподвижным ко 1 тактом переключателя и через ;1 ый 10 элемент - с другим вколол 1;С-цепи, соедннепныт с 1 ип 1 Ой т,тевого потенцпа,та, второй вход схе 11 ы срап:.Опия соелине с полнижпым контактом перека;очдтеля чсрез третий входной комх 1 утдтор, управля 10 п 111 й Вход которого 15 связан с выходом триггера поди;1 очснногодругим: одом и выходу схемы срдв:сипя и управляющему вхо,1 у второго входного коммутатора.