418971

418971 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскими Социалмстммеских Республик.1 Х,1971 ( 1699881/26-9) Заявлено присоединением заявяриоритет осударственныи комитетСовета Министров СССРео делам нэооретеннйн открытий ДК 681,325(088,8):о 05.111,1974. пуолпков Воллетсць ата опт бликования описацц 25 Лг 11.197; Авторы зобретения Е. Быков и В. И, Грубов Заявител РЕОБРАЗОВАТЕЛЬ ИНТЕРВАЛА ВРЕМЕН ИФРОВОЙ К Изобретение относится к автоматике и вычислительной технике. Преобразователь может быть использован в различных аналого-цифровых комплексах, в частности в устройствах для преобразования интервала времени в двоичный код.Известен преобразователь интервала времени в цифровой код, содержащий гг-тактный генератор импульсов эталонной частоты, соединенный со входами п вентилей, выходы кото рых подключены к счетным входам гг триггеров младших разрядов, нулевые и единичные выходы которых соединены со входами соответствующих схем И, схемы ИЛИ и триггер старшего разряда. 15Известное устройство не позволяет преобразовать временной интервал в двоичный код, в то время как во многих случаях ус.ройства автоматики и вычислительной техники оперируют именно с двоичными числами. Поэтому 20 для преобразования интервала времени в двоичный код с погрешностью квантования, в гг раз меньшей, описанный прототип требует подключения промежуточных преобразователей различных кодов в двоичный, 25Предлагаемый преобразователь отличается тем, что, с целью уменьшения погрешности квантования, в него введена логическая схема ИЛИ - НЕ, через которую выходы схем ИЛИ подключены к счетным входам триг гера старшего разряда, а нулевые выходы и - 1-ного и п-ного триггеров младших разрядов подключены ко входам (2 п - 1)-вой схемы И. причем выходы схем И подключены ко входам каждой из т схем ИЛИ, где т = 1, 2, 3 и п = 2", вход ги + 1-вой схемы ИЛИ соединен с выходом (2 и - 1)- вой и 2(гг - 1)-вой схем И.На чертеже представлена блок-схема устройства.Устройство содержит и-тактный генератор импульсов эталонной частоты 1, вентили 2, триггеры младших разрядов 3, логические схемы И 4, логические схемы ИЛИ 5, логическую схему ИЛИ - НЕ 6, триггер старшего разряда 7.Выходы гг-тактного генератора импульсов эталонной частоты 1 через вентили 2 подключены к соответствующим счетным входам триггеров младших разрядов 3, выходы которых подключены ко входам 2 п - 1 логических схем И 4; при этом ко входам каждой схемы И 4 подключены нулевые и единичные выходы только двух триггеров младших разрядов 3, кроме (2 п - 1)-вой схемы И 4, ко входам которой подключены нулевые выходы гг - 1-вого и и триггеров младших разрядов 3, а выходы схем И 4 соединены в группы по и и подключены ко входам т логических схем ИЛИ 5 так, что ца их выходах5 10 15 20 25 Зо 35 40 45 50 образуются младшие разряды двоичного числа, а ко входам т+ 1-вой схемы ИЛИ 3 подключены выходы только 2(п - 1)-вой и (2 п - 1)-вой схем И 5. Кроме того, выходы всех т - 1 логических схем ИЛИ 5 через логическую схему ИЛИ - НЕ б соединены со счетным входом триггера старшего разряда 7.Работает предлагаемое устройство следующим образом.Импульсы эталонной частоты 1 с выходов и-тактного генератора импульсов эталонной частоты 1, сдвинутые по фазе относительно2;друг друга на в течение временного инитервала, ограниченного старт- и стоп-импульсами, через вентили 2 поступают на счетные входы соответствующих триггеров младших пазрядов 3, Где запоминаются. С выходов триггеров младших разрядов 3, через схемы И 4 и ИЛИ 5 сигналы т + 1 младших разрядов двоичного кода через схему ИЛИ - НЕ 6 поступают на счетный вход триггера старшего разряда 7.Выходы схем И 4 сгруппированы по п и подключены к соответствующим входам схем ИЛИ 5 так, что на их выходах образуются сигналы, соответствующие т + 1 разрядам двоичного числа. Так, например, при поступлении импульса эталонной частоты на вход первого триггера младшего разряда 3 (на чертеже слева) единица через схему И 4, подключенную к нулевому и единичному выходам соответственно первого и второго триггеров младшего разряда 3, через схему ИЛИ 5 попадает на выход первого разряда.Импульс, поступивший па выход второго триггера младшего разряда, изменяет его состояние, и единица снимается с выхода первого разряда, а через схему И 4, подключенную к пулевому и единичному выходам соответственно второго и третьего триггеров младшего разряда, и через вторую схему ИЛИ 5 поступает на выход второго разряда ит,д.С приходом импульса на п-ный триггер младшего разряда 3 (на чертеже справа), единица через схему И 4, подключенную только к нулевым выходам и - 1-ваго и п-ного триггеров младшего разряда и (т + 1)- вую схему ИЛИ 5 поступает на выход т + 1-ваго разряда, а так как во всех п триггерах младшего разряда записаны единицы и выход (2 п - 1) -вой схемы И соединен только со входом т + 1-вой схемы ИЛИ 5, то все 2(п - 1) предыдущих схем И закрыты, и выходной сигнал на т выходах младших разрядов соответствует нулю.При втором цикле работы эталонного генератора 1, т. е. при поступлении второго импульса на счетный вход первого триггера младшего разряда 3 этот триггер возвращается в исходное состояние, и единица поступает на выход первого разряда теперь уже через схему И 4, подключенную к единичному и нулевому выходам соответственно первого и второго триггеров младшего разряда.Таким образом, при втором цикле работы генератора импульсов эталонной частоты 1 триггеры младших разрядов возвращаются в исходное состояние, и на выходах т + 1-вых разрядов возникают единичные и нулевые сигналы двоичного числа, соответствующего сумме импульсов, поступивших на вход счетчика с генератора 1, С приходом второго импульса на т-ный триггер младшего разряда 3 единица снимается и с выхода (т + 1) -вого разряда, и на выходах всех т+ 1-вых разрядов сигнал соответствует нулю, а единица с младших разрядов через логическую схему ИЛИ - НЕ переносится в триггер старшего разряда 7. П р ед м ет изобретения Преобразователь интервала времени в цифровой код, содержащий п-тактный генератор импульсов эталонной частоты, соединенный со входами п вентилей, выходы которых подключены к счетным входам п триггеров младших разрядов, нулевые и единичные выходы которых соединены со входами соответствующих схем И, схемы ИЛИ, и триггер старшего разряда, отличающийся тем, что, с целью уменьшения погрешности квантования, в него введена логическая схема ИЛИ - НЕ, через которую выходы схем ИЛИ подключены к счетным входам триггера старшего разряда, а нулевые выходы п - 1-вого и п-ного триггеров младших разрядов подключены ко входам (2 п - 1) -вой схемы И, причем выходы всех схем И подключены ко входам каждой из т схем ИЛИ, где т = 1, 2, 3 и гг = 2", вход т+1-вой схемы ИЛИ соединен с выходами (2 п - 1)-вой и 2(и - 1)-вой схем И,418971 Составитель А. Кузнецов Техред 3. Тараненко Коррсктор О. Тюрина Редактор Б. Федотов Типография, пр, Сапунова, 2 Заказ 1765/8 Изд599 Тираж 811 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д, 4/5