413629

- - "-А-" Й ОПМС ИЕ ИЗОБРЕТЕНИЯ 413629 Союз Советских Социапистицеских РеепубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельстваЗаявлено 20.Ч.1972 ( 1799423/26-9) М. Кл. Н 031 19/08 исоедицепием заявкиГосударетееннмй комитет Саоета Министров СССР по делам иэобрвтений и открытий. Моралев, В. П. Сидоренко, А. Я. Сирота и Ю. В. Таяк Заявитель УФЕРНОЕ УСТРОЙСТВО НА МДП-ТРАНЗИСТОРА 2 транзисторицвертирую трацзистору повтор и стокомОВ, дополн ный междтранзистор а. 10 На фиг, 1 устройства; Устройств ца двух М точного кас 15 денсаторах транзисторащим образом, яд емкости заттора 8 обратной оры 4 и 5.Трацза Ф. находится е ца входе устию логическая затвора транзи. до амплитуднотый транзистор котором в прозмепяется блаИзобретение относится к радиотехпическин стройствам и, в частности, к буферным уст ойствам МОП - ИС и может использоваться цифровой вычислительной технике. Известно буферное устройство, содержащее последовательно включенные выходной инвертирующий и выходной нагрузочный транзисторы, затворы которых подключены соответственно к стоку входного инвертирующего транзистора и к истоку повторительного транзистора. Последний соединен через конденсатор с затвором того же транзистора и со стоком проходного транзистора, исток которого соединен с входной шиной и с затвором входного инвертирующего транзистора. Сток входного инвертирующего транзистора подключен к истоку входного нагрузочного транзистора, затвор которого соединен с затвором проходного транзистора и с первой шиной тактовых импульсов, причем сток повторительного транзистора подсоединен ко второй шине тактовых импульсов.Целью изобретеция является расширение функциональных возможностей и повышение надежности устройства,Для этого в предлагаемое устроиство введены дополнительный цагрузочный транзистор, подключенный истоком к общей шине, стоком - к истоку повторительного а затвором - к стоку входного щего транзистора, управляющий г,одключенцый истоком к затво тельного транзистора, а затворон к третьей шине тактовых импуль тельный конденсатор, включе истоком и затвором проходного изображена схема предлагаемого на фиг. 2 - эпюры напряжений, о состоит из входного ицвертора ДП-транзисторах 1 и 2, промежуада на транзисторах 3 - 6 и кон и 8 и выходного каскада на х 9 и 10. Устройство работает следую По фазе Ф, происходит зар 20 вора транзистора 5 и конденса связи через открытые транзис зистор 9 закрыт, поскольку фа в нуле. Если по фазе Фэ напряжен 25 ройства соответствует состоя 1, происходит заряд емкости стора 9 напряжением фазы Ф го значения фазы через откр 5, эффективное напряжение н 30 цессе заряда практически пегодаря положительной обратной связи через конденсатор 8. Перераспределение заряда конденсатора 8 на вход устройсзва не происходит, так как транзистор 3 по фронту фазы Фз переходит в режим насыщения вследствие передачи напряжения фазы Фз через конденсатор 7 ца емкость входа устройства, Транзистор 9 открывается и привязывает нагрузку выхода к напряжению источника цитаци. Транзистор 1 О при этом остается закрытым.Если по фазе Ф, напряжение на входе устройства соответствует уровню логический 0, то по этой же фазе происходит заряд емкостей затворов транзисторов 6 и 10 через транзистор 3, Транзисторы 6 и 10 открываются, транзисторы 5 и 9 закрываются. Таким образом выход буферного устройства привязывается к низкому уровню напряжения. Конденсатор 7 в этом случае существенного влияния на работу буферного устройства не оказывает, так как вход устройства привязан к уровню логический 0 сопротивлением выходного динамического инвертора, открытого во время действия фазы ФзТаким образом, информация ца выходе буферного устройства появляется по фазе Фз, исчезает после фазы Ф 2 и может приниматься по любой из этих фаз. Во время фазы Ф, буферное устройство подготавливается к приему очередной информации. Предмст изобрстенцяБуферное устройство ца МДП-транзисторах, содержащее последовазельно включенные 5 выходной ицвертирующий и выходной цагрузочный транзисторы, затворы которых подключены соответственно к стоку входного цннсргпрующего транзистора ц к истоку повторительного транзистора, соединенному через 10 конденсазор с затвором зого же транзистора нсо стоком проходного трацзистора, исток которого соединен с входной шиной и с затвором входного инвертирующего транзистора, стоком подключенного к истоку входного нагрузочно Б го транзистора, затвор которого соединен сзатвором проходного транзистора и с первой шиной тактовых импульсов, причем сток повторительного транзистора подключен ко второй шине тактовых импульсов, о т л и ч а ю щ е е с я, тем, что, с целью расширения функциональных возможностей и повышения надежности работы устройства, в него введены дополни,ельцый цагрузо шый транзистор, подключенный истоком к общей шине, стоком - 2 Ь к истоку повторительного транзистора, а затьором - к стоку входного инвертирующего -. ранзистора, управляющий транзистор, под.;люченцый истоком к затвору повторительного резистора, а затвором и стоком - к третьей 30 шине тактовых импульсов, дополнительныйконденсатор, включенный между истоком и з пвором проходного транзистора.