413529

ЛАФ,о,1 тч с и и": и "чесната 0 и и фйчВ-ие 43529 Союз Советских Сочиалистичвжих РеспубликЗависимое от авт. свидетельства1787078 18-2 яявлено 29.17.197 М, Кл, С 11 с 19/О рисоедицением заявки Государственный комитет Совета Министров СССР па делам изобретений и открытийриоритет бликовано 30.1.1974. Бюллетень4 УДК 681.327.025 (088.8) Дата опубликования описания ЗОХ. Авторыизобретени ндрианов, В, М. Кисельциков и. Торгашев ми н аявитель СДВИГЛЮ 1 ЦИЙ РЕГИСТР НЛ МДП-ТРЛНЗИСТОР риеи. Такая схема содержит 18 ца разряд.Цель изобретения - упрощен расширение функциональных схемы за счет обеспечения выг ческих и энергетических харак одновременной экономичности цию.Это достигается тем, что три цего регистра выполнен ня тр ие устроцствя, возможностей одных динамитеристик прн по ооорудовяггер сдвигяюанзисторах с Изобретение относится к области цифровой техники и может быть использовано прц конструировании интегральных схем для устройств автоматики и вычислительной техники.Известен сдвигающий регистр, содержащий запоминающий элемент в виде триггера и схему управления сдвигом. Вся схема выполнена ца МДП-транзисторах с каналами одного типа проводимости, Схема относительно экономична по оборудованию, т. е. имеет всего семь транзисторов на разряд,Однако в схемах на МДП-транзисторах с каналами одного типа проводимости запоминающий элемент - триггер рассеивает значительную мощность не только в процессе изменения состояния, но и в режиме хранения информации. Быстродействие такой схемы невелико.Известен также сдвигающий регистр на МДП-транзисторах с дополнительной симмет- трапзисторов дополнительнои спмметрпец, я схема управления сдвигом построена на транзисторах с каналами одного типа проводимости,На фиг. 1 показана схема сдвигающего регистра; на фиг. 2 - временные диаграммыуправляющих сигналов, необходимых дляфункционирования схемы.В разряде сдвигающего регистра схема управления сдвигом образована транзисторамиО 1 - 4, запоминающий элемент (триггер) -транзисторами 5 - 8 с дополнительной симметрией. Транзисторы 1 - 4 имеют тот же типпроводимости, что и транзисторы 5 - 8,Исток транзистора 2 заземлен, его сток сое 5 динен с истоком транзистора 3, затвор транзистора 2 управляется сигналом, приходящимсо стока транзистора 1, исток последнегопредназначен для приема информации, которая должна быть занесена в данный разрядО регистра.Работает, предлагаемое устройство следующим образом.На вход Л подается информация от соседнего (в общем случае - от любого другого)25 разряда сдвигающего регистра, На затвор трапзистора 1 поступает серияимпульсов ь периодически открывающая этот транзистор, в результатечего потенциал точками Л (логический 0ЗО пли логическая 1) передается ца затворт)ранзИстора 2. 1-1 а время пауз импульсной аоследовательности (1 информация о значении логиеского сигнала иа ходе Л .; минается межэлектродными с:акост 51 ми 1 раизистора 2, который, следователь 5 о, постояшю открыт или закрыт в зависимости от значснИя логического сигнала А, До прихода от:крывающих сипналов па затворы транзисторов 3 и 4 триггер находится и спетоиР 151, определяемом информацией, занесенной в исго во время предыдущего,сдвига, Для выполнения сдвига необходима подача па входы схемы сигналов 1, и (з сигнал ( открывая транзистор 4, переводит триггер в нулевое состояние, Транзистор 4 овкрывается, потенциал точки К приближается к потенциалу заземлепРпого полюса источника питания; посту)пая на затворы транзистров 6 и 5, потенцИал точки .К от 1 крывает первый из них и закрывает другой.Потенциал точки Е приближается при этом к напряжению питания Е, транзистор 8 при этом открывается, а транзистор 7 закрывается. Теперь по окончании импульса триггер пребывает в нулево) состоянии (А - О, А - 1),Воздействие сигнала (, па состояние триггера зависит от значения логического сигнала А.Здесь возможны два случая:Если А = О, то канал транзистора 2 пе ИР 1- ходится в состоянии проводимости, и привод сигнала (, не изменяет нулевого по.ожеР 5 припгера 1, так как,сопротивление цепоки, составленной из транзисторов 3 и 2, остается большим;Если А=1, то каналы двух включенных последовательно транзисторов 3 и 2 оказыв 11- ются одноаременно,в,состоянии проводимости, низкий потенциал (земля) подается в точкуи триггер переходит в проИвоположное, т. е. единичное, состояние (А=1, А=О). Механизм переброса аналогичен процессу сброса триггера в нулевое состояние. Для обеспечения работоспособнос)Р схемьнеобходимо выполнение следу 1 оши; и 1)ос 11,"1:РСМЕИ)ЫСОО)ИОСИИ.с. а р Р к т е р и с т и к и с е р и и и ) 1 и ". ь с о(11 с о с5 танин с пара)метрами транзисторов 2 и 1должны обеспечивать передачу логическогосРгнал А па .1 ятвор транзистор 2 и 5510)111:1 с его иа время иРу. серпи (1,11 арамстры сигналов (., и (, должым оыь10 д) сГа тои ы м Р 1 дл 511 е р скл о 1 Си 51 1 р и иге р 51 .Сигналы 1 ине должны накладыватьсяво времепи на сигналы серии (1 (в триггер записывается информация, запо)мненная транзистором 2, в то время как значение сигнала А15 может уже изменяться в ходе выполнениясдвига в регистре),Пред мет изобретенияСдвигающий регистр на МДП-транзисторах, ка)кдый разряд которого содержит цепь управления сдвигом и запоминающий элемент, представляющий собой триггер на транзисторах с дополнительной симметрией, о т л ич а ю щ и й с я тем, что, с целью упрощения устройства, цепь управления сдвигом каждого разряда выполнена на транзисторах одного типа проводимости, причем исток первого транзистора цепи управления соединен с выходом предыдущего разряда регистра, сток соединен с затвором второго транзистора, исток которого соединен с шиной нулевого потенциала, сток соединен с истоком третьего транзистора, сток которого подклю,чеР к и 1- версному выходу триггера, исток четвертого транзистора цепи управления подсоединен к шине нулевого потенциала, сток его подключен к прямому выходу триггера, а затворы 40 первого, третьего и четвертого транзисторовподключены к шинам первого, второго и третьего тактового сигнала соответственно,г 1 аслактор И. Г Тираж 591 Совета Министров открытийнаб., д 45 Изд.1290 осударственного комитета по делам изобретенийМоск в а, Ж, Раушс к а я