410386

союзная О пк-с-игФн 4 е ИЗОБРЕТЕН ИЯ 4 Ю 386 Союз Советским Социалистицеских РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства-явлено 07.Ч 1.1971 ( 1671148/18-24с присоединением заявки-Приоритет дарственный комитетета Министров СССРделам изобретенийи открытий убликов 51974. БюллетеньУДК 681.325.53.681. ,327.17 (088,8) ата опубликования описания 25.11.1974 Авторыизобретения, Никулини В. Л. Тиме Заявите МНОГОСТУПЕНЧАТЫЙ ДЕШИФРАТОР С КОНТРОЛЕМ Изобретение относится к области автоматики и вычислительной техники и предназначено для декодирования двоичных кодов.Известен дешифратор со схемой контроля, группы выходных шин которого соединены со 5 входами соответствующих схем ИЛИ (число последних зависит от числа выходов дешифратора). Выходы схем ИЛИ соединены со входами соответствующих схем сравнения. При этом схема контроля обнаруживает не 10 все одиночные неисправности дешифратора.Предложенное устройство отличается тем, что выходы элементов ИЛИ - НЕ последней ступени дешифрации, соответствующие кодам с четным числом единиц, соединены 15 со входами первой схемы ИЛИ. Выходы элементов ИЛИ - НЕ той же ступени дешифрации, соответствующие кодам с нечетным числом единиц, соединены со входами второй схемы ИЛИ, а выходы схем ИЛИ 20 соединены со входами схемы сравнения.Это позволяет упростить устройство (за счет упрощения схемы контроля) и повысить его надежность (за счет выявления всех одиночных неисправностей и исправления ча сти из них).Схема двухступенчатого дешифратор а со схемой контроля изображена на чертеже.Устройство содержит входные шины 1 для подачи прямых и инверсных значений пере менных; транзисторные элементы ИЛИ - НЕ 2, образующие ступень предварительной дешифрации 3; транзисторные элементы ИЛИ - НЕ 4, образующие ступень предварительной дешифрации 5, инверторы б (которые могут быть выполнены также на элементах ИЛИ - НЕ), четырехвходовые транзисторные элементы ИЛИ - НЕ 7, образующие последнюю ступень дешифрации 8; выходы дешифратора 9, 10; схемы ИЛИ 11, 12; схему сравнения 13 (реализующую, например, функцию равнозначность) и выходную шину контроля 14.Код с четным число единиц (например, 0000, 0101, 1111) будем называть четным кодом, код с нечетным числом единиц (например, 1000, 1011) - нечетным.Будем называть ошибкой типа 1-+0 (О-+1) появление на выходе какого-либо элемента сигнала 0 вместо сигнала 1 (1 вместо 0).Устройство работает следующим образом.На входные шины 1 поступает двоичный код, При этом на выходах одного из элементов 2 ступени предварительной дешифрации 3 и одного из элементов 4 ступени предварительной дешифрации 5 появляются одиночные сигналы. Эти сигналы через инверторы б поступают на входы элементов 7 последней ступени дешифрации. При этом на входах одногоиз элементов 7 собираются нулевые сигналы, и на его выходе появляется единичный выходной сигнал, который поступает па один из выходов 9 или 10 в зависимости от четности или нечетности входного кода па шинах 1.На выходах схем ИЛИ 11 и 12 предусматривают сигналы, соответственно 1 и 0, либо 0 и 1. При этом схема сравнения 13 пе срабатывает, и сигнал на выходной шине контроля 14 не появляется.Одиночный отказ в схеме многовходового транзисторного элемента ИЛ 1 Л - НЕ (обрыв, короткое замыкание) может привести к появлению ложного нуля (ошибка типа 1 - эО), либо к появлению ложной единицы (ошибка типа О - э 1) на выходе элемента,Проанализируем ошибки, обусловленные любыми возможными одиночными отказами элементов дешифратора,Ошибка типа О-+ 1 элементов ИЛ Ив НЕ 2 (4) ступени предварительной дешифрации 3 (5) может возникнуть на выходе только того элемента, на входе которого присутствует только одна единица, а значит и четность кода которого отличается от четности входного кода на шинах 1, При этом единичные сигналы, появляющиеся на одном из выходов 9 и на одном из выходов 10, через схемы ИЛИ 11 и 12 поступают на входы схемы сравнений 13, и на выходной шине контроля 14 появляется сигнал ошибки.Ошибка типа 1-+0 на выходе одного из элементов 2 (4) может привести к отсутствию сигнала на выходах шин 9 и 10. При этом срабатывает схема сравнения 13, и на выходной шине контроля 14 появляется сигнал ошибки,Ошибка типа О - э 1 на выходе одного из инверторов 6 может привести к тому, что ни один из элементов 7 не срабатывает, а значит - не появляется сигнал на выходах 9 и 10, что приводит к выработке сигнала ошибки на шине контроля 14,Ошибка типа 1 - эО на выходе одного из инверторов 6 не проходит па выход дешифратора, так как на выходе другого инвертора 6, связанного с рассматриваемым инвертором по входу, при этом всегда будет сигнал 1.Ошибка типа О - э 1 на выходе одного изэлементов 7, не соответствующего входному коду, не может возникнуть, так как на входах всех элементов 7, кроме выбранного, присутствуют как минимум два единичных сигнала.Ошибка типа 1 - эО па выходе элемента 7, 10 который должен срабатывать при данномвходном коде, приводит к отсутствию выходного сигнала, а, следовательно, к сигналу ошибки на выходной шине контроля 14,Таким образом, все возможные ошибки, об условленные одиночными отказами, обнаруживаются, Причем часть ошибок, обусловленных отказами в последней ступени дешифрации, пе проходит на выход дешифратора.Очевидно, что и некоторые одиночные отка зы в схемах ИЛИ 11, 12 и в схеме сравнения 13 также приводят к появлению сигнала ошибки на выходной шине контроля 14.Предмет изобретенияМногоступенчатый дешифратор с контролем, содержащий схемы ИЛИ, схему сравнения и транзисторные элементы ИЛИ - 30 НЕ, выход каждого элемента ИЛИ - НЕступеней предварительной дешифрации соединен со входами двух инверторов, выходы которых попарно соединены со входами соответствующих четырехвходовых элементов з ИЛИ - НЕ последней ступени дешифрации,отличающийся тем, что, с целью упрощения устройства и повышения его надежности, выходы элементов ИЛИ - НЕ последней ступени дешифрации, соответствующие 40 кодам с четным числом единиц, соединенысо входами первой схемы ИЛИ, выходы элементов ИЛИ - НЕ той же ступени дешифрации, соответствующие кодам с нечетным числом единиц, соединены со входами вто рой схемы ИЛИ, выходы схем ИЛИ соединены со входами схемы сравнения,410386 Составитель В, Игнатущен Редактор Л, Утехина Техред 3. Тараненко Корректор Т. Добровольская Зак 024 7 ЦНИИП ПодппсиоССР Ткпография, пр, Сапунова, 2 Изд. Же 363осударственного комитета по делам изобретений Москва, Ж, Раушска Тираж 624 Совета Министров и открытий наб., д. 4/5