405178

яьтент 1:о;: );-библиоте;1., МЕй,ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 40 И 78 Союз Советскии Социалистицеских Рестгублик, Кл. Н 031 с 19/08 явлено 10,11,1972 ( 1746668/26-9 заявкис присоединен Государственный намет Совете Министров ССС ео делам изоеретенийи открытий ПриоритетОпубликованДата опубли УДК 681.325.65(088.8).Х.1973. Бюллетень44ния описания 17 Х.1974 Авторыизобретения мов и И. ф. Пучков Заявите Московский ордена Ленина авиационный институт им, Серго Орджоникидзе), т входных дуцированным ра 8.Устройство работает следующим образом.При нулевом уровне напряжения на входных шинах входные транзисторы 7 закрыты, на затвор инвертирующего транзистора 3 поступает напряжение низкого уровня. На вы. ходе первого инвертора напряжение высокого уровня, равное Еь Напряжение Е, выбирается таким, что оно превышает порог отпирания транзистора 4, поэтому на выходе всей схемы напряжение низкого уровчя (живых = О).Повышение напряжения на одной из входных шин до величины, равной Е 1+Ут (У 7 - пороговое напряжение входных транзисторов), приводит к отпиранию соответствующего входного транзистора и инвертирующего транзистора 3 первого инвертора 1 и запиранию транзистора 4. На выходе схемы при И,) Е 1+ У 7 устанавливается напряжение высокого уровня (фиг. 2), равное Е.Понижение напряжения на входной шине приводит к выключению входного транзистора при напряжении, равном У 7, так как на затворе входных транзисторов после включения транзистора 3 установилось напряжение, близкое к нулевому уровню. Параметры транзисторов 7 и 3 должны удовлетворять условию )У 7)У,); в противоположном случае леЛОГИЧЕСКИЙ ЭЛЕМЕНТ И Изобретение относити микроэлектронике.Известны логические элементы ИЛИ на МДП транзисторах, содержащие два инвертора, каждый из которых состоит из инверти рующего транзистора одного типа проводимости с последовательно включенным нагрузочным транзистором противоположного типа проводимости, затворы которых объединены, гп входных транзисторов противоположного 10 типа проводимости, шину питания.Предлагаемый элемент отличается от известных тем, что в нем входные транзисторы подключены затворами к выходу первого и входу второго инверторов, истоками - к вход ным шинам элемента, а стоками - к выходу первого инвертора и через резистор к общей шине, причем исток нагрузочного транзистора первого инвертора подключен к дополнительной шине питания. 20Это позволяет повысить помехоустойчивость схемы путем создания неоднозначной передаточной характеристики с гистерезисом.На фиг. 1 изображена схема предлагаемого устройства; на фиг. 2 - передаточная харак теристика.Устройство состоит из инверторов 1 и 2, каждый из которого содержит инвертирующий 3 и 4 и нагрузочный 5 и 6 транзисторы (например, инвертирующие транзисторы с кана- ЗО лами п-типа, а нагрузочные с каналами р-тианзисторов 7, например, с аналами р-типа, резистовая ветвь передаточной характеристики будет соответствовать напряжению У= У,. Поэтому на передаточной характеристике появляется область гистерезиса. Ширину этой области можно регулировать, изменяя напряжение питания Е,. Выигрыш в помехоустойчивости при этом достигается для входных помех обоих знаков (отпирающих и запирающих), его величина равна Е, Высокое напряжение на выходе первого инвертора 1 ниже напряжения отпирания схемы на величину У. Второй инвертор 2 восстанавливает высокий логический уровень и обеспечивает возможность работы схем друг на друга.Схемы имеют передаточную характеристику, близкую к идеальной, так как ее высокий логический уровень равен Е низкий логический уровень равен нулю, а напряжение включения и ширина петли гистерезиса могут регулироваться изменением напряжения Е,. Предмет изобретенияЛогический элемент ИЛИ на МДП-транзисторах, содержащий два инвертора, каж дый из которых состоит из инвертирующеготранзистора одного типа проводимости с последовательно включенным нагрузочным транзистором противоположного типа проводимости, затворы которых объединены, т 10 входных транзисторов противоположного типа проводимости, шину питания, о т л и ч а ющ и й с я тем, что, с целью повышения помехоустойчивости, в нем входные транзисторы подключены затворами к выходу первого и 15 входу второго инверторов, истоками - квходным шинам элемента, а стоками - к входу первого инвертора и через резистор к общей шине, причем исток нагрузочного транзистора первого инвертора подключен к до полнительной шине питания.Корректор Л. Орлова Редактор Е. Караулова Типография, пр. Сапунова, 2 Заказ 851/12 Изд.2073 Тираж 780 Подписное ЦНИИПИ Государствевного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж.35, Раушская наб д, 4/5