Частотно-импульсный функциональный преобразователь

99865 П И И ЗОБРЕТЕН И Союз Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВ Зависимое от авт, свидетельстваЗаявлено 06 Х,1971 ( 1653814/18-24) Л, Кл, 6 061 15/ с присоединением заявкиПриоритет Гасударственныи комитет Совета Министров СССР оо делам иэооретений и открытийОпубликовано ОЗ.Х.1973, Бюллете УДК 681.335.813 (088.8)39 ата опубликования описания 20.111.1974 вторызобретения, О. Паламарюк, В, Н. Локтюхин и Н, И. Рязанский радиотехнический институт опа Заявите АСТОТНО-ИМПУЛЬСНЫЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬИзобретение относится к вычислительной технике и может быть использовано в вычислительных и измерительных устройствах, обрабатывающих частотно-импульсную информацию.Известен время-импульсный функциональный преобразователь, содержащий умножитель частоты, множительно-делительные блоки, реверсивцые счетчики, логические триггеры и частотно-импульсный следящий блок. Однако он имеет низкую точность функционального преобразовация, обусловленную погрешностью ключевых элементов, нелинейцостью характеристик и конечным значением коэффициента усиления усилителя.Для повышения точности функционального преобразования устройства в нем входы вычитания реверсивных счетчиков множительноделительных блоков через умножитель частоты подключены к входу преобразователя, к одному входу триггера первого множительноделительного блока и через триггер к входу первой импульсно-потенциальной схемы И; другие импульсно-потенциальные схемы И через триггеры, вторые входы которых подключены к шине опорной частоты, присоединены ко вторым входам триггеров и к выходам реверсивных счетчиков множительно-делительцых блоков, входы суммирования которых через соответствующие импульсно-потенциальные схемы И подключены к шине опорной частоты и к выходам триггеров множительно-делительных блоков.Первые входы последних соединены с вы ходами предыдущих по номеру множительноделительных блоков.На чертеже приведена схема устройства.Она содержит умножитель частоты 1, Йножительно-делительные блоки 2, состоящие из 10 триггеров 3, реверсивных счетчиков 4, импульсно-потенциальных схем И 5, импульсно-потенциальные схемы И 6, триггеры 7, две схемы ИЛИ 8 и 9, ц частотно-импульсный следящий блок 10, состоящий из ревер сивного счетчика 11, управляемого делителячастоты 12, триггера 13 и группы схем И 14. Вход преобразователя подключен к входу 20 умножителя частоты 1, в котором входнаячастота Г., умножается на коэффициент К)1. Выход умцожителя частоты 1 соединен с вычитающимц входами реверсивных счетчиков 4 мцожцтельцо-делцтельцых блоков 2.25 Кроме того, вход преобразователя подключенко входу триггера 7 и ко входу триггера 3 первого мцожительцо-делительцого блока 2, выход которого соединен со входом триггера 3 второго множительно-делительного блока 2 30 ит,д,Выходы множительно-дел ительных блоков 2 соответственно связаны со входами триггеров 7, вторые входы которых подключены к шине опорной частоты Г 2, а выходы - к потенциальным входам импульсно-потенциальных схем И 6, соединенных соответственно своими импульсными входами с шинами образцовых частот РО 1, Р 02, ", Рот. ВыхОды схем И 6 и шина образцовой частоты Рюо через схемы ИЛИ 8 и 9 подключены к вычитающему и суммирующему входам реверсивного счетчика 11 частотно-импульсного следящего блока 10, в цепь обратной связи которой включены триггер 13 и импульсно- потенциальная схема И 14. Выход импульсно-потенциального следящего блока 10 является выходом преобразователя.Работа устройства заключается в следующем.Входная частотно-импульсная последовательность Р=Х поступает на вход умножителя частоты 1, умножающего входную частоту Рна коэффициент К)1=сопз 1. Использование умножителя 1 в функциональном преобразователе обеспечивает необходимое быстродействие.Частотно-импульсная последовательность ЙРс выхода умножителя частоты 1 и входная Рпоступают на соответствующие входы последовательно соединенных множительноделительных блоков 2.В множительно-делительном блоке 2, моделирующем квадратичную функцию, каждый импульс выходной частоты Р,2, являющийся импульсом переполнения реверсивного счетчика 4, переводит триггер 3 в состояние, при котором в течение периода Т, входной частоты в реверсивный счетчик 4 записывается число Р,Ткоторое списывается импульсами частоты йР, в течение периода Т, выходной частоты Р,2 первого однорегистрового множительно-делительного блока, т, е.РоТх К Рх Т 2(1) На выходе второго множительно-делительного блока 2 аналогичног оЗхРхЗ:о и на выходе (1 - 1) -го устройства, моделирующего степенную функцию х Частотно-импульсные последовательности(1=1, 2, 3 , т) поступают соответственно навходы триггеров 7 формирующих прямоугольные импульсы скважности которые управляют импульсно-потенциальными И 6 схемами.Импульсы О заполняются импульсами 10 образцовых частот Р, пропорциональныхкоэффициентам а; степенного ряда, аппроксимирующего воспроизводимую функцию. Тогда частота на выходе (1 - 1) -ой схемы И 6 равна15 ЧаСтОтЫ Рг, И ОбраЗцОВая ЧаСтОта Рос 1, СООт ветствующая коэффициенту ряда, через схемы ИЛИ 8 и 9 в зависимости от знаков слагаемых степенного ряда поступают на суммирующий или вычитающий входы реверсивного счетчика 11 частотно-импульсного следящего блока 10, реализующей операцию сложения частотно-импульсных последовательностей, Поскольку в цепь обратной связи следящего блока 10 включены триггер 13, на вход которого подается частота Рз и импульсно-потенциальная схема И 14, на вход которой подается частота Р 4, то помимо суммирования частотно-импульсный следящий блок 10 реализует и множитель но-делительную опер ацию.35В установившемся режиме выражение длявыходной частоты следящего блока 10 имеет вид ссс (1 1)(6)Г, . Гг. Г(-1)40Из моделирующей зависимости (6) устройства видно, что оно производит также множительно-делительную операцию независимых 45переменных, представленных в виде частоты. Предмет изобретения Частотно-импульсный функциональный пре образователь, содержащий умножитель частоты, множительно-делительные блоки с триггерами, импульсно-потенциальными схемами И и реверсивными счетчиками, триггеры и частотно-импульсный следящий блок, входы 55 которого через схемы ИЛИ и импульсно-потенциальные схемы И подключены к шинам образцовых частот, отличающийся тем, что, с целью повышения точности, в нем входы вычитания реверсивных счетчиков множи тельпо-делительных блоков через умножительчастоты подключены ко входу преобразователя, к одному входу триггера первого множительно-делительного блока и через триггер ко входу первой импульсно-потенциальной 65 схемы И; другие импульсно-потенциальные399865 потенциальные схемы И подключены. к шине опорной частоты и к выходам триггеров мпожптельно-делительных блоков, первые входы которых соединены с выходами преды дущих по померу множительно-делительиыхблоков. Составитель О. Сахароехред Е. Борисова Корректор Гонча Давыдкина В. Петрова дакт Изд. че 215 Т-1 ИИПИ Государственного комитета Со по делам изобретений и о Москва, уК, Раушская на Заказ 569/4 11 одписССР Типография, пр. Сапунова, 2 схемы И через триггеры, вторые входы которых подключены к шине опорной частоты, присоедипены ко вторым входам триггеров и к выходам реверсивиых счетчиков м 11 ожительно-делительных блоков, входы суммирования которых через соответствующие импульснорахн 64(ета Министкрытпйд. 4/5