Умножитель частоты

379969 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт, свидетельстваЗаявлено 11,71,1971 ( 1667620/26-9) ОЗЬ 19 0 инением заявкипр Приорите Комитет по деламэобретекий н открытийпри Совете МинистровСССР К 621,374.4(088 бликовано 20.17.1973. Бюллетень2 ата опубликования описания 4.И 1.197 Авторыизобрете В. И. Близнин, А, И, Ворожейкин, И, Р. Добровинский,Е, А, Ломтев и В, М. Шляндин Пензенский политехнический институтаявитель НОЖИТЕЛЬ ЧАСТОТЫ шение 2ри изИзобретение относится к умножителям частоты и может быть использовано в автоматике, электроизмерительной и вычислительной технике.Известен умножитель частоты, содержащий 5 последовательно соединенные счетчик, интегратор и несколько двухполупериодных выпрямителей с подключенными к их выходам через разделительные конденсаторы усилителями.Недостаток известного умножителя частоты 10 заключается в том, что при изменении частоты входного сигнала нормальное функционирование умножителя начинается после окончания с необходимой точностью процесса установления постоянной составляющей напря жения на разделительных конденсаторах, особенно на первом, емкость которого должна быть большой, что обусловливает большое время переходного процесса.Целью изобретения является повы 0 быстродействия умножителя частоты пменении частоты входного сигнала,Это достигается тем, что выход счетчика подключен параллельно ко входам дополнительного интегратора и дифференцирующего 25 усилителя, выходы которых через ключ соединены со входом эмиттерного повторителя. Параллельно входу эмиттерного повторителя подключена запоминающая емкость, а выход его подключен параллельно ко входам двух 30 эмиттерных повторителей, вккюченных в цепь питания усилителей. Выход дифференцирующего усилителя через схему задержки соединен со вторым входом дополнительного интегратора.На фиг, 1 представлена блок-схема умно. жителя частоты; на фиг. 2 - временные диаг. р а ммы, поясняющие его работу.Умножитель частоты содержит последовательно соединенные счетчик 1, интегратор 2, двухполупериодные выпрямители 3 - 5 с подключенными к их выходам соответственно через разделительные конденсаторы б - 8 усилителями 9 - 11, дополнительный интегратор 12, дифференцирующий усилитель 13, ключ 14, схему задержки 15, запоминающую емкость 1 б и эмиттерные повторители 17 - 19.Выход счетчика 1 подключен параллельно ко входу дополнительного интегратора 12 и дифференцирующего усилителя 13. Выходы интегратора 12 и усилителя 13 через ключ 14 соединены со входом эмиттерного повторителя 17, параллельно входу которого подключена запоминающая емкость 1 б. Выход эмиттерного повторителя 17 параллельно подключен ко входам эмиттерных повторителей 18 и 19, включенных в цепь питания усилителей 9 - 11. Выход дифференцирующего усилителя 13 через схему задержки 15 соединен со вторым входом дополнительного интегратора 12. Выходное напряжение умножителя снимается с усилителя 11.Умножитель частоты работает следующим образом.Входной сигнал , (фиг. 2, а) поступает на вход счетчика 1, который формирует сигналы прямоугольной формы (фиг. 2, б) со скважностью, равной двум, поступающие на входы интеграторов 2 и 12. Интегратор 2 формирует импульсы треугольной формы, поступающие на двухполупериодный выпрямитель 3, с выхода которого снимаются сигналы с частотой в два раза большей, чем на его входе. Последние усиливаются усилителем 9, снова выпрямляются в последующих последовательно включенных каскадах выпрямителей и усилителей.Дополнительный интегратор 12 выполняет функцию линейного преобразования период - напряжение (фиг. 2,в). В конце периода входного сигнала , срабатывает дифференцирующий усилитель И (фиг. 2,г) вызывающий отпирание ключа 14. В результате запоминающая емкость 1 б заряжается до напряжения, равного И интегратора 12 (фиг.2, д). С выхода эмиттерного повторителя 17 снимается постоянное напряжение, пропорциональное постоянной составляющей напряжения треугольной формы, поступающего на разделительные конденсаторы б - 8. Импульс с дифференцирующего усилителя 13, пройдя через схему задержки 15 (фиг. 2, е), разряжает емкость интегратора 12 до нуля.В третий период входной частоты У описанные процессы повторяются, причем если напряжение Ину интегратора меньше напряжения на запоминающей емкости, то последняя разряжается до выходного значения напряжения интегратора. Таким образом, напряжение на выходе эмиттерного повторителя 17 корректируется с учетом значения периода входной частоты через каждые два периода последней. Сигнал с выхода эмиттерного повторителя 17 поступает на входы эмиттерных повторителей 18, 19, которые включаются в цепь питания усилителей и используются в качестве управляемых источников напряжения. Эмиттерные повторители 18, 19 вырабатывают напряжения +Ио и - Ио, равные по величине постоянной составляющей, в результате чего напряжение во всех точках усилите лей смещается па величину Ио относительноземли. Тогда при изменении постоянной составляющей напряжения на входной обкладке конденсатора такое же напряжение прикладывается к выходной обмотке, что исклю.10 чает перезарядку конденсатора. Смещение напряжения на выходной обкладке происходит не синхронно с изменением постоянной составляющей, а через время, равное двум периодам входной частоты и поэтому время пере ходного процесса устройства равно двум периодам входной частоты.Для уменьшения времени переходного процесса не только в первом каскаде усиления, но и в остальных, все усилители подкючают ся к эмиттерным повторителям 18, 19. Это невызывает нарушения режима работы умножителя, поскольку изменение значения постоянной составляощей на всех разделительных конденсаторах одинаково.25 Предмет изобретенияУмножитель частоты, содержащий последо- ЗО вательно соединенные счетчик, интегратор инесколько двухполупериодных выпрямителей с подключенными к их выходам через разделительные конденсаторы усилителями, отличающийся тем, что, с целью повышения его 55 быстродействия при изменении частоты входного сигнала, выход счетчика подключен параллельно ко входам дополнительного интегратора и дифференцирующего усилителя, выходы котор",х через ключ соединены со входом 40 эмиттерного повторителя, параллельно входупоследнего подключена запоминающая емкость, а выход эмиттерного повторителя параллельно подключен ко входам двух эмиттерных повторителей, включенных в цепь пи тания усилителей, причем выход дифференцирующего усилителя через схему задержки соединен со вторым входом дополнительного ,интегратора.Заказ 1737/11 Изд.1420 Тираж 780 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, )К, Раушская наб., д. 4/5