Запоминающее устройство

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельства-1. Кл. 6 11 с 9/О аявлено 06.%,1971 ( 1645442/18-24) ием заявкис грисоедин митет по делам Приоритет зобретений и открытиипри Совете МинистровСВСР Опубликовано 20,1 И,1973, Бюллетень15Дата опубликования описания 21 Л 1.1973 УДК 681,327.6 (088.8 Авторыизобретения В. И, Корнейчук, А ийиЕ,Н Го вский ордена Ленина политехнический институт им, 50-лет Великой Октябрьской социалистической революцииаявитель АПОМИНА 1 ОЩЕЕ УСТРОЙСТ Изобретен нающих устр Известно содержащее цепи,которог а разрядные кодирования,ключенный к слова.бласти запоми ие относитсойс 1 тв.запом,ина,ющадресный но падключен- к блокаассоциативрегистру во (ЗУ), адресные у адреса, ия и деель, под- регистру ее устройс акопитель, ы к регистр :кодирова ый наколи адреса и Однако,в нем емкость ассоциативного накапителя аграничивает количество,неисправных ячеек, при,котором ,дапускается работа ЗУ.Предлагаемое устройство отличается от известного тем, что оно содержит дополнительный ассоциативный накопитель и регистр мощности корректирующего кода, один выход которого подключен ко входам блоков кодиравания и декодирования, а вход и другой выхад подключены к дополнительному ассациативнаму накапителю, информационный вход,котараго подсоединен к основному ассоциативнаму накопителю, а признаковый вход - к вьгхаду Введенной в устройство схемы ИЛИ, один вход которой подключен к выходу регистра адреса, а другой - к признакаваму выходу основного ассоциативного накапителя. Это позволяет устройству работать и при числе отказав, превышающем емкость ассоциатианого накапителя. На чертеже изображена блок-схема предлатаемаго устройства.Устройство содержит регистр 1 адреса синформационным входом 2. Улравляющие 5 входы регистра 1 соединены с блоком местного управления 3. Выходы регистра 1 соединены с входами опроса ассоциативного накопителя (АН) 4. Выход регистра 1 адреса подключен к адресным цепям б адресного 10 накопителя б и ко входу АН 4. АН 4 соединен с дополнительным АН 7 и узлом 8 занятости и переполнения, связанным с блоком 3, к;которому подключен регистр мощности корректирующего хода (РМКК) 9.10 Выход дополнительного узла 10 занятости и переполнения и блока 3 подключены к регистру маски 11, выход которого связан с АН 7. Разрядные цепи 12 адресного накопителя б соединены с блоками кодирования 13 20 и декодирования 14. Управляющий выходпоследнего подключен к блоку 3. Регистр слова 15 содержит вход 1 б и вьпод 17.Управляющий выход 18 РМКК 9 соединенс блоками 13 и 14 а вход - с блоком 3.25 Информационный вход 19 РМКК 9 соединен с АН 7, АН 4 содержит вход записи 20.Выходы АН 4 и блока декодирования 14 посредством шин 21 и 22 и через вспомогатель,ную схему ИЛИ 23 соединены с регистром 30 слава 1 б, Вход 24 регистра андреса 1 подклю25 50 65 чен к признанковому выходу 25 ЛН 4, который подсоединен к информационному входу 26 АН 7.Признакэвый выход 25 ЛН 4 подключен к первому, входу 27 схемы ИЛИ 28, второй вхо,д 29 котэрой под,соединен к выходу региспра адреса 1, а выход - к признаковому входу 30 дополнительного АН 7.Предлагаемое устройство работает следующим образом, Одним из способэв (например с помощью контролирующих программ, записи - считывания прямых и обратных кодов с последующим сравнением) определяют адреса отказавших ячеек и кратность отказов в,них. Эти адреса и кратности отказов заносятся по вхэду записи 20 в признаковые части ячеек АН 4, инфор,мационные части которых используются при этом для замены неисправных ячеек адресного напсопителя б. РМКК 9 устанавливается на минимальную мощность. При этом возможны два режима работы.При,первом режиме РМКК настраивается на код, обнаруживающий одну ошибку. Адреса отказавших ячеек и краность ошибок в ячейке по входу 20 записываются в свободные ячейки ЛН 4, которые определяются по нулевому состоянию триггеров занятости соответствующей ячейки в узле 8. При записи очередного адреса отказавшей ячейки в АН 4 соответствующий триггер занятости в узле 8 переходит в состояние 1.После записи в АН 4 адресов всех отказавших ячеек накэпителя б и их кратности отказэв и гри отсутствии сигнала переполнения на выходе узла 8 устройство готово к работе.На вход 2 регистра 1 посту 1 пает адрес ячейки, .к которой необходимо обратиться, а ,на,входы блэка 3 поступают сигналы кода операции,и,начала операции, Адрес с регистра 1 поступает на входы 81 и 80 ЛН 4 и АН 7 соответственно и на адресные цепи 5 ,накэпителя б. При этом обращение возмож.но либо к АН 4, либо к накопителю 6 и,к ЛН 7. При обращении к АН б, который служит для подмены отказавших ячеек основного накопителя б, чтение осуществляется че,рез схему ИЛИ 23, а заспись с регистра 15. При обращении к АН 7, который служит для фиксации кратности отказов, происходит выборка на РМКК 9 содержимого ячейки с признаком, равным запрашиваемому адресу. РМКК 9 настраивает работу блоков 13 и 14 при записи или чтении информации из накопителя б в соответствии с кратностью ошибки в его ячейке.Предполоии,м, что в одной из ячеек адресного накопителя б, адрес которой не зафиксирован в АН 4, произошел отказ. Декодирующий блок 14 выдает сигнал ошибка, который поступает в блок 3. По этому сигналу происходит восстановление искаженной информации (напригмер путем чтения ее из внешней памяти) и запись ее в АН 4. При 5 10 15 20 Зо 35 40 45 50 Дд этом в признаковую часть соответствующей ячейки АН 4 записывается адрес отказавшей ячейки и кратность отказа. В дальнейшем обращение по данному адресу париводят к чтению инфоргмации из АН 4. Так устройство работает до тех пор, пока не происходит переполнения АН 4. В этом случае выдается сигнал переполнения, который поступает на блок 3. По этому сигналу происходит просмотр содержимого АН 4, и адреса тех ячеек, которые имеют мннимальную кратность отказов, перезаписываютоя через регистр 1 в приэнаювую часть АН 7, а кратность отказов записывается в информационную часть АН 7. С целью повышения быстродействия устройства перезапись адресов ячеек, имеющих минимальную кратность отказов, можно производить через схему ИЛИ 28. После просмотра АН 4 в узле 8 фиксируются освободившиеся ячейки АН 4, такии образом, АН 4 частично освэбожгдаетея и можно записывать в него адреса неисправных ячеек по мере их обнаружения корректирующим кодом. Для пэвышения вероятности обнаружения ошибки возможна периодическая. проверка адресного наасопителя б с помощью указанных ранее способов на предмет обнаружения адресэв неисправных ячеек, не обнаруженных корректирующим кодом. При переполнении ЛН 7, информация в ячейках которого представляет собой величину мощности корректирующего хода (МКК) для отказавшей ячейки накопителя б, узел 10 занятости и переполнения вьвдает сигнал в регистр 1 маски, маскирующий младший из разрядов в признаковой части АН 5. Теперь там будут не адреса отказавших ячеек адресного нако,пителя б, а адреса групп ячеек (в даином случае группа состоит из двух ячеек).При маскировании ячейка, в которой была записана, максимальная МКК среди всех ячеек АН 7 данной группы, сохраняется, а для остальных ячеек из данной группы триггера занятости узла 10 устанавливаются в 0, Так АН 7 работает до следующего переполнения,При новом переполнении АН 7 регистр 11 маски маскирует снэва младший из немаскируемых разрядов (группа теперь будет состоять из четырех ячеек), и описанный выше прэцесс повторяется.Началом каждого нового цикла ЛН 7 служит сигнал переполнения с узла 8, а для ЛН 7 - сигнал с узла 10. Второй режим работы устройства отличается тем, что в начале работы корректирующий код минимальной мощности долкен обна(руисивать две ошибки и исправлять одну, а при дальнейшей работе мощность кода на единицу больше в соответствующем цикле по сравнению с перовым режимом. В этом режиме не требуется восстановления информации, если в яченке в дальнейшем произойдет еще один отказ в течение текущего цикла.374657 Предмет изобретения Составитель В. Рудаков Текред Л, Грачева Редактор Н. Данилович Кор;.ектзр И, Божко Заказ 246,905 Изд Яэ 341 Тнр ж 576 ПодписноеЦИИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5 Тип, Харьк. фил. пред, Патентэ Запаминающее устройство, содержащее адресный накопитель, адресные цепи которого подключены к региспру андреса, а разрядные - к блокам кодирования и декодирования, ассоциативный накопитель, подключвнный к регистру адреса и регистру слова, отличающееся твм, что, с целью обеспечения возможности работы устройства при числе отказов, превышающем емкость ассоциативного накопителя, оно содержит дополнительный ассоциативный накопитель и регистр мощности 1 сорректирующего кода, один выход которого подключен ко входам блоков кодирования и декодирования, а вход и другой выход,подключены к дополнительному 5 ассоциативному .накопителю, информационный вход которого подсоединен к основноыу ассоциативному накопителю, а признаковый вход - к выходу введенной в устройство схемы ИЛИ, один вход которой подключен к 10 выходу, регистра адреса, а другой - к признаковому выходу основного ассоциативного накопителя,