Многофункциональный логический модуль

0 П И С А Н И Е 370725ИЗОЬЕЕТ ЕНИЯК АВТОРСКОМУ СВЙДЕТЕЯЬСТВУ Союз Советскиа Социалистических РеспублинЗависимое от авт. свидетельстваЗаявлено 01.Ч,1971 ( 1663526/26-9)с присоединением заявкиМ, Кл. Н 03 с 19,00 Комитет по дела Приорите изобретении и открытии при Совете Министровблико УДК 681.3.055(088 о 15,31.1973. Бюллетень11кования описания ЗХ 1973 Дата оп Авторыизобретен П. В. Мир ов, Л. В. Воронкова и В. И. Потапов мский политехнический институт явитель МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛ Изобретение относится к вычислительнои технике,Известны многофункционалыные логические модули с кодовой настройкой на реализацию проиэволыной логической функции входных переменных, выполненные на магнитных токовых переключателях и содержащие узел формирования полного набора минитермов входных переменных, узел задания минитерхтов реализуемой функции, узел анализа минитермов входных переменных и формирования значения реализуемой функции.Однако для этих модулей характерно сложное управление их логикой (большое количество шинн ввода кода логической о 1 перации) и низкое быстродействие.Целью изобретения является создание многофу 1 нкционального логического модуля с высоким быстродействием и простым управлением.Для этого распределяющие обмотки узла формирования полного набора минитермов входных переменных включены последовательно с соответствующими распределяющими обмотками прямых и инверсных значений минитермов реализуемой функции узла анализа минитерма входных зтеременных и формирования значения реализуемой функции, раоположенными на запоминающих сердечниках узла задания минитермов реализуемой функции, а диоды, связанные с распределяющими обмотками прямых и инверсных значений минитермов реализуемой функции объединены соответственно в две схемы ИЛИ.5 Выход первой из них подключен,к единичнойвыходной клемме модуля, а выход второй - к нулевой выходной клемме модуля.Принципиальная схема многофункционального логического модуля, предназначенного, 10 например, для реализации произвольных логических функций трех переменных, приведена на чертеже.Структура модуля такова, что прямые иинверсные значения входных переменных 1 б записываются на сердечники 1 узла 2 формирования полного набора минитермов входных переменных путем пропускания импульсов тока по соответствующим входным шинам д и 4. Распределяющие обмотки 5 узла 2 форми рования полного набора минитермов входныхперемененных включены последовательно с соответствующими распределяющими обмотками 6 и 7 прямых и инверсных значений минитермов реализуемой функции узла 8 анализа 25 минитерма входных переменных и формирования значения реализуемой функции, расположеннымп на запоминающих сердечниках 9 узла 10 задания минитермов реализуемой функции, Все минитермы реализуемой функ ции получают задание нри помощи управляю 370725щих обмоток 11, расположенных на сердечниках 9, путем пропускания импульсов тока по одной или нескольким кодовым шинам 12 - 12, Количество кодовых шин, необходимых для реализации модулей всех логических функций п переменных равно 2",Диоды 13, связанные с распределяющими обмотками б прямых значений минитермов реализуемой функции, объединены в схему ИЛИ, выход которой подключен е единичной выходноЙ ее 14 модуля, а диоды 1 а, связанные с распределяющими обмотками 7 инверсных значений минитермов,реализуемой функции, объединены в другую схему ИЛИ, выход которой подключен к нулевой выходной клемме 16 модуля, Начальная установка всех сердечников осуществляют по шине 17 - 17,аботает многофу 1 нкциональный логический модуль в три такта. В первом такте устанавлввают,сердечники модуля. Для этого по шине 17 - 17 пропуска 1 от импульс тока, который, проходя по обмоткам 11 перемагничивает вверх сердечники 1 узла 2 формирования полного набора минитермов и запоминающие сердечники 9 узла 10 задания минитермов реализуемой функции, связанные с распределяющими обмотками 7 инверсных значении минитермов реализуемой функции. Сердечники 9, связанные с распределяющими оомотками б прямых значений минитермов реализуемой функции, перенамагничиваются вниз.Во втором такте пропусканием импульсов тока по шинам 3 - 3 и- 4 осуществляется ввод соответственно прямых и инверсных значений переменных, а пропуоканием импульсов тока по кодовым щинам 12 - 12 дается задание минитермам реализуемой функции. В зависимости от введенного набора входных переменных перемагниченным вверх остается только один из сердечников 1 узла 2 формирования полного набора минитермов входных переменных,Сердечники 9 узла 10 задания минитермов реализуемой функции, связанные при помощи обмоток 11 с кодовыми шинами 12 - 12, по которьм во втором такте были пропущены импульсы тока, иеремагничиваются в состояние, противоположное начальному. Остальные сердечники 9 остаются в исходном состоянии,В третьм такте дроизводится анализ вхождения сформированного минитерма входных5 10 15 20 25 30 35 40 45 50 переменных,в заданный набор минитермов реализуемой функции и формирование значения реализуемой функции, Для этого на клемму 18 шины считывания подается импульс тока считывания, который, проходя по распределяющим обмоткам 5, б и 7 перемагниченных вверх сердечников 1 и 9,поступает либо на единичную выходную клемму 14 (ести минитерм входных переменных, сформированный во втором такте, входит в заданный набор минитермов реализуемой функции), либо поступает на нулевую выходную клемму 1 б (если сформированный минитерм входных переменных не входит в заданный набор минитермов реализуемой функции).Логическая операция, реализуемая многофуикциональным логическим модулем, измепястся введением во втором такте другого кода по шинам 12 - 12 узла 10 задания минитермов реализуемой функции,Пр едмет из о бр етени яМногофункциональный логический модуль с кодовой настройкой на реализацию произвольной функции входных,переменных, выполненный на магнитных токовых переключателях и содержащий узел формирования полного набора минитермов входных переменных, узел задания минитермов реализуемой функции, узел анализа минитермов входных переменных 1 и формирования значения реализуемой функции, отличающийся тем, что, с целью упрощения управления модулем и повышения его быстродействия, распределяющие обмотки узла формирования полного набора минитермов входных переменных включены последовательно с соответствующими распределяющими обмотками прямых и инверсных значений минитермов реализуемой функции узла анализа минитермов входных и переменных и формирования значения, реализуемой функции, расположенными на запоминающих,сердечниках узла задания минитермов реализуемой функции, а диодысвязанные с распределяющими обмотками прямых и инверсных значений минитермов реализуемой функции объединены соответственно в две схемы ИЛИ, лричем выход первой из них подключен к единичной выходной клемме модуля, а выход второй - к нулевой выходной клемме модуля.Составитель И. ЭльснерРедактор Е. Кравцова Тскрсд Т. Курилко Корректор О, Уаказ 1200/9 Изд.299 Тираж 780 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5Типография, пр. Сапунова,