Устройство для проверки ферритовых матриц оперативных запоминающих устройств

с.ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 364030 Союз Советских Социалистических Республикот авт. свидетельства М Зависих аявлецо 27.711,1970 ( 1471755,18-24 присоединением заявки-1 риоритет -11 с 29,00 11 с 1102 Комитет по делам зобретений и открытийУДК 681.127,171088.8) при Совете Министро СССРубликовано 25.Х 1.1972. Бюллетень4за 1972. та опубликования описания 19.И.1973 Автор зобретения Ф. И. Пашковский Заявит РОЙСТВО ДЛЯ ПРОВЕРКИ ФЕРРИТОВЫХ МАТР ОПЕРАТИВНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ 20 Изобретение относится к области запоминающих устройств.Известно устройство для проверки ферритовых матриц оперативных запоминающих устройств, содержащее регистр адреса, подсоединенный к блоку дешифраторов, выход которого подключен к блоку формирователей импульсов тока, блок считывания и контроля, подсоединенный к блоку управления, состоящему из схемы однократного цикла проверки ферритовых сердечников матрицы, генератора импульсов и схемы временной последовательности импульсов.Предложенное устройство отличается от известного тем, что в него введен триггерньш регистр количества дефектов, установочные входы которого соединены с первым вь 1 ходом схемы временной задержки. Вход схемы подсоединен к выходу схемы однократного цикла проверки ферритовых сердечников матрицы, а второй выход этой схемы временной задержки - к первому входу схемы И, второй вход которой подключен к генератору импульсов, а выход - к схеме временной последовательности импульсов.Это позволяет повысить быстродействие устройства.На чертеже показана блок-схема устройства для проверки ферритовых матриц оперативных запоминающих устройств. Устройство содержит блок 1 считывания и контроля; регистр 2 адреса; блок 3 дешифраторов; блок 4 формирователей импульсов токов; блок 5 управления, в которьш входят схема б однократного цикла проверки ферритовых сердечников матрицы, генератор 7 импульсов, схема 8 временной последовательности импульсов; схему 9 временной задержки; схему И 10 и регистр 11 количества дефектов, состоящий из триггеров 12, И и 14,Блок 1 считывания и контроля предназначен для усиления сигналов с феррптовых сердечников матрицы до стандартного уровня и контроля соответствия считываемой и записанной информации. Он соединен с обмотками считывания проверяемой матрицы и блоком 5 управления (соединение с проверяемой матрицей и сама матрица ца чертеже не показаны).Регистр 2 адреса, предусмотренный для последовательного выбора всех обмоток двух координат матрицы, представляет собой ряд триггеров, работающих в режиме счетчика. Он соединен с олоками дсшифраторов,3 и управления 5.Блок 3 дешифраторов служит для преобразования потенциалов триггеров регистра адреса в импульсы возбуждения соответствующих токовых ключей, с помощью которых осуществляется выбор определешгой обмотки данной координаты матрицы. Блок 3 соедицен3с блоками формирователей 4 импульсов токов и управления 5 и проверяемой матрицей.Блок 4 формирователей импульсов токов формирует импульсы токов чтения, записи, запрета. Его вход соединен с блоком 5 управления.Блок 5 управления предназначен для выработки необходимых импульсов и потенциалов, управляющих работой остальных блоков устройства,Схема б определяет конец однократного цикла проверки всех ферритовых сердечников матрицы. Вход этой схемы соединен с выходом регистра 2 адреса, а выход - с входом схемы 9 временной задержки. Схема б выдает сигнал в конце каждого цикла проверки.Генератор 7 импульсов выдает импульсы с определенной частотой. Первый выход 15 схемы 9 временной задержки соединен с входами 15 установки триггеров 12, 18 и 14 в нулевое состояние, а второй выход 17 - с первым входом 18 схемы И 10. Выход генератора 7 импульсов связан с вторым входом 19 схемы И 10.Схема 8 временной последовательности импульсов образует временную последовательность при наличии сигнала на ее входе. Она соединена с выходом схемы И 10. Схема 9 временной задержки при срабатывании изменяет на втором выходе потенциал с разрешающего на запрещающий на время, которое должно быть достаточным для восприятия оператором определенной индикации ( 1 сек).Схема И 10 выдает импульс при наличии на первом входе 18 разрешающего потенциала. Счетный вход 20 триггера 12 соединен с выходом блока 1 считывания и контроля. Сигнал по этому входу поступает при несоответствии считываемой и записанной информации при обращении к определенному ферритовому сердечнику матрицы, т, е. к дефектному ферритовому сердечнику, Триггеры 12, 18 и 14 образуют обычный двоичный счетчик. 4Регистр 11 количества дефектов работаетследующим образом. В конце каждого циклапроверки сигналом со схемы 9 триггеры 12, Ии 14 устанавливаются в состояние О. После5 этого каждый сигнал на выходе блока 1 учитывается регистром 11 количества дефектовсоответствующим изменением состояний этихтриггеров. При срабатывании схемы б срабатывает и схема 9 временной задержки. Это1 О приводит к отключению генератора 7 от схемы 8 за счет изменения потенциала на первомвходе 18 схемы И 10. В конце временнойзадержки по первому выходу 15 схемы 9 происходит установка триггеров 12, 18 и 14 в состояние 0. Кроме того, на первом входе 18схемы И 10 изменяется потенциал на разрешающий и снова начинается запуск временной последовательности импульсов. Далеецикл повторяется.20Предмет изобретенияУстройство для проверки ферритовых матриц оперативных запоминающих устройств, содержащее регистр адреса, подсоединенный кблоку дешифраторов, выход которого подключен к блоку формирователей импульсов тока,блок считывания и контроля, подсоединенныйк блоку управления, состоящему из схемы однократного цикла проверки ферритовых сердечников матрицы, генератора импульсов исхемы временной последовательности импульсов, отлсс сасосссееся тем, что, с целью повышения быстродействия, оно содержит триггерныйрегистр количества дефектов, установочныевходы которого соединены с первым выходомсхемы временной задержки, вход которой подсоединен к выходу схемы однократного циклапроверки ферритовых сердечников матрицы,второй выход схемы временной задержки сое 40 динен с первым входом схемы И, второйвход которой подключен к генератору импульсов, а выход - к схеме временной последовательности импульсов, 364030Составитель Ю. Сериковактор И. Грузова Техред Ю. Баранов Корректоры Е. Михеева н Г. Запорожецаказ 203 Изд.079 Тираж 403 ПодписноеНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж.35, Раушская наб д, 4/5агорская типография