Кольцевой дешифратор

Зависимое от авт, свидетельстваЗаявлено 13,111,1970 ( 1413173/26-9) л. Ц ОЖ 13(23 с присоединением заявкиПриоритетОпубликовано 14 Х 1,1972. Бюллетень1Дата опубликования описания 12.И 1.1972 Комитет по делам аобретений и отнрцтий при Совете Министров СССРУДК 681,325.5(088.8) Авторизобретени Л. ф. Сенников вител ЛЬЦЕВОЙ ДЕШИФРА 2 зрешени телемеханишинам сист Изобретение относится к ке, цифровым вычислительным ма, емам контроля и управления.Известны кольцевые дешифраторы, содержащие кольцевой регистр сдвига, схему считывания и элемент разрешения исполнения. В этих устройствах могут появляться следующие одиночные характерные неисправности:нет считывания информации с любой одной ячейки регистра;10неисправность на информационном входе одной любой ячейки;неисправность на одном из двух выходов одной любой ячейки;один из двух управляющих сигналов не по ступет на одну любую ячейку.Цель изобретения - увеличение числа обнаруживаемых ошибок. Достигается она тем, что предлагаемый кольцевой дешифратор дополнительно содержит триггерную ячейку, 20 два сумматора по модулю 2, три элемента ИЛИ и один элемент И, причем счетный вход триггера соединен со входной клеммой устройства, а выходы подключены к первым входам сумматоров по модулю 2, вторые 25 входы которых через элементы ИЛИ соединены с выходами разрядов кольцевого регистра, а выходы сумматоров подключены через двухвходовый элемент ИЛИ к первому входу элемента И, второй вход которого 30 соединен с выходом элемента ра я исполнения.На фиг, 1 показана схема ферритовой ячейки кольцевого дешифратора безизбыточного трехэлементного двоичного кода; на фиг. 2 - схема кольцевого дешифратор а на основе кольца безизбыточного трехэлементного кода - 01110100 - .Представленная ячейка (фиг. 1) совмещает в себе функции элемента единичной задержт чм ки и логической схемы И, т. е, Ут=лгЯт-т, где У принимает значение 1 или О в зависимости от состояния ячейки, Х принимает значение 1 или О в зависимости от того, поступает управляющий сигнал на данную ячейку или нет, т - номер ячейки, 1 - тактовое время. Ячейка на фиг. 1 работает по двухфазной схеме. Это значит, что за один такт последовательно поступают два синхроимпульса. Ячейка содержит информационный вход 1, на который поступает сигнал с предыдущего разряда регистра; управляющий вход 2, на который поступают декодируемые символы Х; выход 3, входы 4 и б, на которые поступают синхроимпульсы первой и второй фаз; входные (записывающие) обмотки б - 10 ферритов, считывающие обмотки 11 - И, выходные обмотки 14 - 1 б. Характерными неисправностями рассматриваемых ячеек являются обрывы обмоток. Нетрудно заметить, что из-за обрыва одной из обмоток 7, 10, 12, 15 функция исправной ячейки Уг = Хг Л г меняется на функцию повторения Уг - Кг г, а из-за обрыва одной из обмоток б, 8, 9, 11, 13, 14, 1 б - на функцию константу Уг =О. В соответствии с этим все характерные неисправности можно условно подразделить на неисправности первого вида и неисправности второго вида. Неисправности первого вида могут привести к ошибкам дешифрирования, заключающимся в появлении двух или нескольких возбужденных выходных шин по окончании декодирования, При этом одна шина истинная, а остальные - ошибочные, такие, что кодовое расстояние между дешифрируемой кодовой комбинацией и комбинациями, соответствующими ошибочно возбужденным шинам, г 1=1, Неисправности второго вида могут привести к ошибкам дешифрирования, заключающимся в отсутствии возбужденных выходных шин.Предлагаемый кольцевой дешифратор автоматически вырабатывает сигнал ошибки при появлении ошибок, вызванных любой одиночной характерной неисправностью.В качестве примера на фиг, 2 показана схема кольцевого дешифратора, построенного на основе кольца безизбыточного кода - 01110100 - , Устройство содержит восьми- разрядный кольцевой регистр, построенный из ячеек 17 - 24; схему считывания, состоящую из двухвходовых схем совпадения 25 - 33; шину нулевого сигнального признака 34, шину единичного сигнального признака 35, шину разрешения исполнения 3 б, шину сигнала ошибки 37, выходные шины 38 - 45. Выходы ячеек регистра разбиты на две группы, Первую группу составляют выходы ячеек 17, 19, 21, 22, соответствующие входным последовательностям с четным числом единиц, вторую - выходы ячеек 18, 20, 23, 24, соответствующие входным последовательностям с .нечетным числом единиц. Сигналы с выходов первой группы подаются на собирательную схему ИЛИ 4 б, а с выходов второй группы - на схему ИЛИ 47, Выходы схем ИЛИ 4 б и 47 подключены ко входам сумматоров 48 и 49 по модулю 2. Вторые входы этих сумматоров соединены с выходами триггера 50, счетный вход которого соединен сГ шиной единичного сигнального признака 3). С выходов сумматоров 48 и 49 сигналы поступают на схему ИЛИ 51, с выхода которой сигнал через схему совпадения 25 по сигналу с шины разрешения исполнения 3 б поступает на шину сигнала ошибки 37,Рассмотрим работу устройства на примере дешифрирования последовательности 001.При исправной работе устройства после дешифрирования первого символа О в состоянии 1 оказываются ячейки 17, 21, 23 и 24 регистра, после дешифрирования второго символа 0 - ячейки 17 и 24, после дешиф 4рирования третьего символа 1 - ячейка 8 и при очередном синхроимпульсе и сигнале на шине разрешения исполнения 3 б возбуждается выходная шина 39.Пусть в ячейке 17 произошел обрыв однойиз обмоток 7, 10, 12, 15, При дешифрировании первого символа О в состоянии 1 оказываются ячейки 17, 21, 23, 24, после дешифрирования второго символа О - ячейки 17 19 и 24 и после дешифрирования третьего символа 1 ячейки 17 и 18, сигналы с которых после очередного синхроимпульса попадают на схемы ИЛИ 4 б и 47 соответственно.Триггер 50 перед началом дешифрирования 15 всегда устанавливается в одно и то же состояние, а именно, его выход, соединенный с сумматором 48, единичный, а выход, соедипснпый с сумматором 49, нулевой. В исходное состояние триггер 50 может устанавливаться 20 тем же импульсом, который устанавливает висходное состояние все разряды регистра.После дешифрирования последовательности с нечетным числом единиц триггер 50 опрокидывается, а после дешифоирования после довательпостп с четным числом единицостается в исходном состоянии, При дешифрировании последовательности 001 на сумматор 49 поступает сигнал с триггера 50 и со схемы ИЛИ 47, а на сумматор 48 - только 30 со схемы ИЛИ 46, а на схему ИЛИ 51поступает 1 с сумматора 48. Сигнал с выхода схемы ИЛИ 51 по сигналу с шины разрешения исполнения 3 б проходит через схему совпадения 25 в шину сигнала ошибки 35 37. Подобным образом обнаруживается любой обрыв.При отсутствии возбужденных выходныхшин сигнал поступает только с триггера 50 на один из сумматоров 48 или 49. Через схе му ИЛИ 51 и схему совпадения 25 этотсигнал проходит в шину сигнала ошибки 37.При нормальной работе дешифратора поокончании дешифрирования входной последовательности на один из сумматоров 48 или 49 45 обязательно поступают два сигнала. На шинесигнала ошибки 37 сигнал в этом случае не появляется. Предмет изобретения 50Кольцевой дешифратор, содержащий кольцевой регистр сдвига, схему считывания и элемент разрешения исполнения, отличаюигийся тем, что, с целью увеличения числа 55 обнаруживаемых ошибок, вызванных неисправностями в элементах дешифратора, последний дополнительно содержит триггерную ячейку, два сумматора по модулю 2, три элемента ИЛИ и один элемент И, причем 60 счетный вход триггера соединен со входнойклеммой устройства, а выходы подключены к первым входам сумматоров по . модулю 2, вторые входы которых через элементы ИЛИ соединены с выходами разрядов кольцевого 65 регистра, а выходы сумматоров подключены342298 Фиг 1 Р 7 Я Я 40 Ч М ФЗ 44 45 4 Риг.2 Составитель Ю. Еркинактор Б. Федотов Техред А. Камышникова Корректор С. Сатагуло аказ 21685 Изд.892 Тираж 406 ПодписноеНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, )К, Раушская наб д, 4/5 пография, пр. Сапунова, 2 через двухвходовый элемент ИЛИ к первому входу элемента И, второй вход которого соединен с выходом элемента разрешения исполнения.