Устройство передачи данных1: ciwokgt; amp; 3hah м •-• -•; ш”; г: г; if; . -: -• -. -. -, • i

327619 Союз Ссветсккз Саиивлистичвскив РвскубликОП ИСАНИ ЕИЗОБРЕТЕ Н ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства-3 аявлено 27.111,1970 ( 1417645/26-9)с лрисоединением заявки-Прноритет -Опубликовано 261972. Бюллетень5Дата опубликования описания 30,111.1972 М.Кл. Н 04 Ь 3/04 Ввюитвт оо делаю ивоврвтвиий и открытий ари Соввтв Министров СССРУДК 621.395,4 (088.8) Авторизобретен,и я Р, Т, Сафаров Заявитель УСТРОИСТВО ПЕРЕДАЧИ ДАННЫХ Изобретение относится к области передачн оипналов и может быть использовано в системах связи и телеметрии.Известно устройсгво передачн данных, содержащее анализатор сигнала, два,запоминающих устройства, блок вентилей,и синхронизатор, Это уотройство позволяет обрабатывать многоканальное сообщение, исключая из него отсчеты избыточных, каналов.Известные устройства и,меют пустые интервалы между порциями отсчетов.Целью изобретения является обеспечение ,равномерной передачи в линии связи информации, прошедшей обработку, сокращения избыточности и .грулпирования существенных отсчетов первой пруппы параметров, подвергну-. тых обработке в блоках с одинаковым количеством отсчетов.Досгигается это тем, чго образующиеся пустые интервалы заполняются информацией, которую выдает циклопически работающее второе кодирующее успройство. Для этого к трем выходам синх 1 ронизатора подключены соответственно два кодярующих блока для двух групп параметров и коммутатор считывания. Причем к,первому выходу синхронизатора параллельно подключены первый кодирующий блок и блок сокращения избыточности, второй вход которого соединен с выходом первого кодируюшего блока, а,выход - с коммутатором записи н через линию задержки со вторым входом первого,копирующего блока. Вгорой выход этого кадирующего блока связан со вторым входом коммутатора записи, один выход котоб,рого присоединен ко входу коммутатора счнтывания, а остальные, число которых,равно значносги записываемого кода, - но входам запоминающего узла, .выход последнего,подключен ко входу выходного блока, Вторые вхо ды запоминающего узла по числу разрядовсчитываемого кода связаны с выходами коммутатора считывания, один вход.и один выход которого соединены со вторым кодирующим блоком, другой вход - со вторым выходом 15 синхронизатора, а другой выход - с выходнымблоком, третий выход синхронизатора связан со вго 1 рым,входом второго кодирующего блока, второй выход которого подключен к выходно.му блоку.20 На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 показано распределение двух групп отсчетов.Устройство содержит синхронизатор 1, первый кодирующий блок 2, блок 3 сокращения 25 избыточности, линию 4 задержки, коммутатор 5 запиои, запоминающий узел б, второй кодирующий блок 7, коммутатор 8 считывания, выходной блок 9, регисгр 10, матрицу 11, блок 12 ключевых элементов, триггер И, вензо тиль 14, регистр 15, матрицу 1 б, формирователь 17 маркера и дифференцирующую цепь 18.Устройство работает следующим образом, Синхронизатор 1 управляет, работой основ,ных олоков, выдавая тактовые (опросные) и считывающие импульсы. Кодирующий блок 2 циклически формирует кодовые комбинации, отображающие значения отсчетов параметров первой группы, которые проходят обработку в блоке сокращения избыточности.Он выдает импульсы, соотве 1 ствующис наличию существенных отсчетов, которые поступают,на вход коммутатора записи, а через ли. нию задержки на вход кодирующего блока 2 для считывания, кодовой комбинации и адреса существенного отсчета, Регистр 10, матрица 11 и блок 12 ключевых элементов управляют по- очередным заполнением ячеек памяти запоминающего узла б.При появлении кодовой комбинации, поступающей на вход последней ячейки запоминающего узла, сраоатывает тритгер 13, открывая вентиль 14, через который на,вход регистра 15 подаются считывающие импульсы от синхронизатора. Формируемые на выходах матрицы 1 б сигналы считывают показания ячеек запоминающего узла, начиная с первой. При появлении импульса на выходе последней шины матрицы 1 б триггер 18 возвращается в исходное состояние. Скачок потенциала плеча триггера дифференцируется 1 и подает сигнал о фор.мировании маркера и начале передачи второй группы параметров. Формирователь 17 маркера выдает сигнал о,номере канала, с которого начинается передача второй группы парамет,ров. После заполнения запоминающего узла срабатывает триггер 13, и скачок его потенциала через дифференцирующую цепь 18,подается на вход второго кодирующего блока 7, извещая об окончании передачи второй группы параметров.На фиг. 2 показано ,распределение двух групп отсчетов, где интервал времени Т для псредачи существенных данных, снимаемых с полностью заполненного запоминающего узла, остается неизмвнным. Интервал времени между ниии является переменным, он заполняется отсчетами параметровне прошедших обра ботку.Предмет изобретения10 Устройство передачи данных, содержащеесинхронизатор, два кодирующих блока и блоксокращения избыточности, отличающееся тем,что, с целью, равномерной передачи ь ли:ниюсвязи иноформации, прошедшей ооработку, со 5 кращения избыточности и группирования существенных отсчетов первой группы параметров, подвергнутой обработке, в блоках с одинаковым количеетвом отсчетов, к трем выходам синхронизагора подключены соответствен 20 но два кодирующих блока для двух Прупп параметров и коммутатор считывания, причемк первому выходу синхронизатора параллельно подключены кодирующий блок и блок сокращения избыточности, второй вход которого25 соединен с выходом кодирующего олока, авыход - с коммутатором записи и через тиниюзадержки со вторым водом кодирующегоблока; второй выход этого блока, связан совторым входом, коммутатора записи, один вы 30 хбд которого присоединен ко входу коммутатора считывания, а остальные, число, которыхравно значности записываемого кода, - ко,входам запоминающего узла, выход которогоподключен ко входу выходного блока; вторые35 входы запоминающего узла по числу разрядовсчитываемого кода связаны с выходами коммутатора считывания, один вход и один выходкоторого соединены со вторым кодирующимблоком, другой вход - со .вторым выходомЮ синхронизатора, а другой, выход - с выходнымблоком; третий выход синхронизатора связалсо вторым входом второго кодирующего блока,второй выход которого подключен к выходному блоку,327619 т Время передачисущестденны отсчета г. 2 Составитель Н. Герасимова елактор Т, Юрчикова Текрвд 3. Тараненко Корректор Н. Шевченираж 448 д. Мо 138 веное Минис елам изобретении и открытии прп СовеМосква, Ж, Рауыская наб., д. 4/5 бластная тнпопрафия Костромского управления по печати З,аказ 932ЦНИИПИ Комитета Время передачиикпических отс цетоб