Прецизионньш аналого-цифровой преобразователь

312378 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваМПК Н 03 с 13/02 6 06 3/00 явлено 27.,1970 ( 1409125/18-24 тсоединением заявкииорите Комитет по деламиаобретеииб и открытипри Совете МииистроСССР УДК 681.325(088.8) Опубликовано 19.И 1,1971. БюллетеньДата опубликования описания 12.Х.1971 Автор зобретен В. К, Елисеев аявите РЕЦИЗИОННЪЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕ зультатов сновной, и ыход - с блока. Входы блок сравнения соединены дополнительной схем регистром ошибок. анализа выходам авнения,и до 20 второ ап Изобретение относится к аналого-цифровым преобразователям управляющих вычислительных машин и к цифровым электроизмерительным приборам.Известны аналого-цифровые преобразователи, содержащие схемы сравнения, цифроаналоговый преобразователь, ключи, аналоговые запоминающие схемы, оперативный запоминающий блок, блок анализа результатов сравнения и регистр ошибок.Недостатком известных преобразователей является то, что повышение точности преобразования ведет к снижению достоверности результата преобразования,Целью изобретения является повышен е точности преобразования при сохранении стоверности результата.Эта цель достигается тем, что предложенный аналого-цифровой преобразователь содержит арифметический блок и дополнительные схему сравнения и цифро-аналоговый преобразователь, выход которого соединен через ключ с одним из входов дополнительной схемы сравнения, его управляющий вход подключен к выходу дополнительной схемы сравнения, а цифровой выход соединен со входом оперативного запоминающего блока. Входы арифметического блока подключены к выходу основного цифро-аналогового преобразователя и оперативного запоминающего На чертеже дана схема преобразователя.Он содержит основную схему сравнения 1,основной цифро-аналоговый преобразователь 2, работающий по принципу взвешивания, 0 ключи 3, 4, аналоговые запоминающие схемы5, б, дополнительный цифро-аналоговый преобразователь 7, ключи 8, 9, дополнительную схему сравнения 10, тактовый генератор 11, блок 12 анализа результатов сравнения и 11 выработки сигналов ошибок, оперативный запоминающий блок 13, блок 14 приема команд из ЦВМ, арифметический блок 15 и регистр ошибок 1 б.Преобразователь работает следующим образом.Взвешивание начинается с включения всехразрядов основного преобразователя 2, кроме первого. Схема сравнения 1 сравнивает напряжение Ус суммой весов всех разрядов, 25л ачиная со второго, т. е. с ХУ,.глЕсли У, ( Х Уто выключаетг 0 разряд, и производится сравнение40 45 50 55 60 3 ния Ус суммой весов всех остававшихся рази рядов, т, е. с ХУ,. зЕсли при первом сравнении окажется, что иУ) ХУ;, то все включенные младшие раз- я ряды выключаются, и включается (фиксируется) первый разряд.Преобразование продолжается далее таким образом, что в ходе преобразования фиксируются все разряды, добавление которых к ранее фиксированным дает сравнение У) У. Причем каждый фиксируемый разряд заменяется суммой младших для проверки его веса и вычисления поправки к нему.Одновременно с каждым сравнением производится подключение с помощью ключей Л и 4 одной из аналоговых запоминающих схем 5 и б ко входам сравнения 1. Запоминающие схемы производят запоминание разности У - Уь причем схема 5 запоминает разность между напряжением Уи суммойПвесов младших разрядов ХУ;, где й ) 2, Схема б запоминает разность между напряжением Уи любым одиночным разрядом или суммой фиксируемых по ходу преобразования разрядов.иПри У, ( Х У, в первом такте произво 2 дится сравнение преобразуемого напряжения /с суммой весов всех младших разрядов, начиная со второго. Одновременно включаются ключи 3 и схема 5 запоминает разностьиУ, - Х У;. Во втором такте тактовый ген ер а 2 тор 11 отключает все младшие разряды преобразователя 2 и включает первый разряд. Одновременно ключи 3 отключают запоминающую схему 5 от схемы, сравнения 1, а ключи 4 подключают к ней запоминающую схему 6, которая запоминает разность У, - Е/. В третьем такте ключи 8 и 9 подключают запоминающие схемы 5 и б к дополнительной схеме сравнения 10. Схема сравнения 10 производит сравнение напряжений, занесенных в аналоговую память. При этом на выходе преобразователя 7 включен один разряд, равный по весу единице младшего разряда преобразователя 2, что эквивалентно повышению суммы младших разрядов до величины предыдущего старшего. Если схема сравнения 10 обнаружит разность между сравниваемыми величинами, например Ух - У 1 и Ух - (Х Уг + Къ),5 10 15 20 25 30 35 то в зависимости от полярности сигнала с выхода схемы сравнения 10 преобразователь 7 производит автоматическую компенсацию этой разности, включая необходимое число разрядов соответствующей полярности, Результат этой компенсации в цифровой форме после каждого шага взвешивания без учета первоначально включенной единицы поступает в запоминающий блок 13, который запоминает также полярность (знак) компенсационного напряжения.По окончании преобразования результат преобразования из преобразователя 2 поступает в арифметический блок 15, В этот блок 15 поступают также все коды из запоминающего блока 13, эквивалентные компенсационным напряжениям, выработанным преобразователем 7. Арифметический блок вычисляет поправки к каждому включенному (фиксированному) разряду основного преобразователя и затем вычисляет полную поправку, равную их сумме (с учетом знака). Затем эта поправка суммируется с результатом преобразователя 2 и на выходе арифметического блока 15 получается достоверный результат с точностью, определяемой дискретностью основного преобразователя,Последовательность операций задается тактовым генератором 11, который учитывает результаты анализа сигналов, поступающих из схем сравнения 1 и 10 в блок анализа 12, Этот блок анализирует сигналы, поступающие из схемы сравнения и при обнаружении противоречия между ними вырабатывает сигналы ошибок, которые заносятся в регистры ошибок 16.Предмет изобретенияПрецизионный аналого-цифровой преобразователь, содержащий схемы сравнения, цифро-аналоговый преобразователь, ключи, аналоговые запоминающие схемы, оперативный запоминающий блок, блок анализа результатов сравнения, регистр ошибок, отличающийся тем, что, с целью повышения точности преобразования, он содержит арифметический блок, дополнительные схему сравнения и цифро-аналоговый преобразователь, выход которого соединен через ключ с одним из входов дополнительной схемы ср авнения, его управляющий вход подключен к выходу дополнительной схемы сравнения, а цифровой выход соединен со входом оперативного запоминающего блока; входы арифметического блока подключены к выходу основного цифро-аналогового преобразователя и оперативного запоминающего блока; входы блока анализа результатов сравнения соединены с выходами основной и дополнительной схем сравнения а выход - с регистром ошибок.Соствитель Л. АлександровичРедактор Л, А. Утехина Техред Л. Л, Евдонов Корректор Л. А. ЦарьковаЗаказ 2760/15 Изд,1139 Тираж 473 ПодписиЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССМосква, Ж, Раушская наб., д, 4/5Типографии, пр. Сапунова,