Устройство для выборки команд мультипроцессорной системывсесоюзная

301705 Союа Советски Социалистически РеоотбликЗависимое от авт, свидетельстваЗаявлено 12,71.1969 ( 1336723/18-24)с присоединением заявкиПриоритет ИПК б 06 1516 Комитет по деламооретений и открытийри Совете МинистровСССР убликовапо 21.1 Ъ.1971. Бюллетень14та опубликования описания 18.Л.1971 88,8) ДК. Гальперин, А. П. Иванов и И. 3. Коминаров аявитель ВСЕСОЮЗНАЯ ПА"т 1 " гуяиол БИБЛИОТЕКАСТРОЙСТВО ДЛЯ ВЫБОРКИ КОМАНДМУЛЬТИПРОЦЕССОРНОЙ СИСТЕМЫ Предлагаемое устройство предназначено для использования в цифровых асинхронных вычислительных системах с несколькими процессор а ми.Известны вычислительные системы, в кото. рых каждая элементарная машина имеет доступ к собственным блокам памяти.Недостатком устройства выборки команд для такой системы является невозможность использования поля команд одного блока па мяти несколькими процессорами.Цель изобретения - построить устройство для выборки команд мультипроцессорной системы, позволяющее осуществлять независимую многократную выборку любой команды 15 на любом из функционирующих процессоров,Предлагаемое устройство отличается от известных тем, что в нем выход генератора через схему И соединен со входом счетчика, выход которого через дешифратор соединен с 20 первым входом схемы сравнения, входами коммутатора счетчиков команд, коммутатора регистров команд, коммутатора сброса, вторые входы коммутатора счетчиков команд соединены с выходами счетчиков команд про цессоров, а его выход связан со входом блока памяти, выход которого соединен со вторым входом коммутатора регистров команд, выход которого подключен ко входам регистров команд процессоров. Выход коммутатора 30 схема сравне пределить но Авторыизобретения М. А. Алексеевск сброса связан со входом регистра заявок, один из выходов которого подключен ко второму входу схемы сравнения, а другой выход регистра заявок через схему ИЛИ соединен со вторым входом схемы И, Выход схемы сравнения подключен к первому входу триггера, выход которого соединен с третьим входом схемы совпадения, а ко второму входу триггера подключен выход логической схемы ИЛИ.На чертеже представлена блок-схема устройства для выборки команд.В процессе функционирования вычислительной системы процессоры направляют запросы а, - ап 1 в соответствующие разряды регистра заявок 1 для выборки следующей команды. Количество разрядов регистра заявок равно числу процессоров. Наличие запросов ат - а,п на входе регистра заявок 1 сигнализирует о конце ранее проводимой операции на соответствующем процессоре.При наличии хотя бы одного запроса в регистре заявок 1 сигнал с его выхода через сборку 2, осуществляющую логическую операцию ИЛИ, поступает на вход схемы совпадения 8, которая в открытом состоянии пропускает последовательность сигналов с генератора 4 в счетчик 5.Дешифратор б, поразряднаяния 7 и триггер 8 позволяют омер процессора, на котором закончилась предыдущая операция.Триггер 8 сигналом со схемы сравнения 7 устанавливается в положение О, закрывая схему совпадения 3, тем самым зафиксировав в счетчике б номер процессора, пославшего запрос в регистр заявок 1. Одновременно со схемы сравнения 7 снимается сигнал обращения 8 к одному из блоков памяти 9.В положении 1 триггер 8 может быть возвращен через схему ИЛИ 10 либо импульсом начального сброса С, либо ответа д из блока памяти 9, сигнализирующим об окончании выборки команд из него,Одновременно дешифратор 6 управляет коммутатором 11 счетчиков команд, коммутатором 12 регистров команд и коммутатором 13 сброса.Коммутаторы 11 и 12 подключают к блоку памяти 9 счетчик команд и регистр команд процессора, выбранного счетчиком б в соответствии с заявкой.Устройство содержит счетчик команд первого процессора 14, счетчик команд и-го процессора 1 б, регистр команд первого процессора 16 и регистр команд и-го процессора 17.Коммутатор 13 устанавливает в исходное состояние разряд регистра заявок 1 с помощью сигнала ответа с 1 из блока памяти 9 после обслуживания заявки,Одновременно с выхода коммутатора 13 снимается сигнал в кольцо соответствующего процессора 1 - 1 обеспечивающий выполнение выбранной команды.Предлагаемое устройство позволяет производить выборку команд как последовательно по процессорам, не отдавая предпочтения ни одному из них (при этом производится только начальный сброс счетчика 5), так и приоритетное обслуживание процессоров со сбросом счетчика б после каждого цикла обслуживания в положение, соответствующее наибо лее приоритетному процессору. Предмет изобретенияУстройство для выборки команд мультипро цессорной системы, содержащее блок памяти,генератор, счетчики, коммутаторы, генераторы, дешифратор, регистр заявок, схему сравнения, тритгер, лопические элементы И и ИЛИ, отличающееся тем, что, с целью обес печения независимой многократной выборкикоманд блока, памяти на любом из функции онирующих процессоров, в нем выход генератора через схему И соединен со входом счетчика, выход которого через дешифратор сое динен с первым входом схемы сравнения, входами коммутатора счетчииов команд, коммутатора регистров команд, коммутатора сбро.са, вторые входы коммутатора счетчиков команд соединены с выходами счетчиков 25 команд процессоров, а его выход связан совходом блока, памяти, выход которого соединен со вторым входом коммутатора регистрав команд, выход которого подключен ко входам регистров команд процессороввыход комму татора сброса связан со одом регистра заявок, один из выходов которого подключен ко второму входу схемы сравнения, а другой выход регистра заявок через схему ИЛИ соединен со вторым входом,схемы И, выход 35 схемы сравнения подключен к,первому входутриггеравыход которого соединен с третьим ;входом;схемы совпадения, а ко второму входу триггера подключен выход логической схемы ИЛИ.Составитель Е, И. Иванеева Редактор Е. В. Семанова Техред Л. Я. Левина Корректор Н. Рождественская Заказ 1731/19 Изд637 Тираж 473 Поди псцоеЦ 11 ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5ография, пр, Сапунова,