296240

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 296240 Йскэ Советских Социалистических РеспубликЗависимое от авт. свидетельстваУ 1969 (Ф 1326910)6-9) МП 3)с 36 аявлс с присоединением заявкииоритет Комитет по делам иаобретений и открытий при Совете Миикстров СССРОпубликовано 12.1.1971. БоллетспДата опубликования описания 6 Л.197 ДК 621.373.43(088.8 АвторыизобретециЗаявитель, И. Пузаненко и В. П. Стрижинюк ЩИЙ ГЕНЕРАТОР ВРЕМЕННЪ 1 Х ИНТЕРВАЛО 2 Изобретение относится к импульсной технике и может быть использовано в радиоэлектронных устройствах, выраоатывающцх ц запоминающих временные интервалы.Известны ждущие генераторы временных интервалов, содержащие синтезатор колебаний двух близких частот, каскад совпадения, каналы формирования импульсов начала и конца временного интервала.Однако известные генераторы вырабатывают неизменные временные интервалы цлц интервалы времени, меняющиеся с каждым периодом ца постоянную величину, так как они привязаны к соотношению фаз генерируемых колебаний и не могут начаться в произвольный момент времени.С целью повышения надежности запоминания временных интервалов в предлагаемом генераторе используется принцип циркуляции каждого входного импульса по своей цепи задержки, в частности каждая цепь задержки содержит две последовательно соединенные ячейки, выходы ячеек каждой цепи соединены через логические схемы ИЛИ и И с соответствующим входом триггера, а выходы триггера - со входами цепей задержки.На фиг. 1 представлена блок-схема предлагаемого ждущего генератора временных интервалов, в котором запоминается один временной интервал и генерирует два импульса в пачке; на фцг. 2 - блок-схема генератора, вырабатывающего трп импульса ц запоминающего два временных интервала.Первьш вход триггера 1 (левая половица)подключен через логические элементы ИЛИ 2 и И 3 к источнику сцгнала Л и к выходу ячейки задержи 4, Вход которой подключен к выходу второй ячейки задержки 5, а вход ячейки задержки 5 подключен к первому вы ходу триггера 1 (левая половина).Второй вход триггера 1 (правая половина)через логические элементы ИЛИ 6 и И 7 подключен к источнику сигнала А ц к выходу ячейки задержки 8, вход которой подключен 5 к выходу другой ячейки задержки 9, а входпоследнец соединен со вторым выходом триггера 1 (первая половина). Выходы вторых ячеек задержек 5 ц 9 соединены с логическими ячейками И 3 ц 7 соответственно, а логи ческая ячейка 11 7 дополнительно соединена с первым выходом триггера 1. Источник входного сигнала подключен к логическим ячейкам ИЛИ 2 ц 6. Оба выхода триггера 1 через логическую схему ИЛИ 1) присоедц цены к выходцоц клемме Б.Исходное состояние левой половины триггера соответствует логической единице.С выходов вторых ячеек задержки 5 и 9 на логические ячейки И 8 и 7, соответственно, 0 подан разрешающий сигнал для входных отрицательных импульсов, а на третий вход логической ячейки И 7 - запрещающий сигнал с левой половины триггера 1. Первый входной отрицательный импульс, пройдя через логические ячейки ИЛИ 2 и И 3, опрокидывает триггер 1, выходной сигнал которого открывает схему И 7 и одновременно запускает ячейку задержки 5, вырабатывающую первый импульс задержки, закрывающий логическую ячейку И 2 от попадания второго импульса на вход левой половины триггера 1. Второй входной импульс через логические ячейки ИЛИ 6 и И 7 поступает на правый вход триггера 1 и опрокиды. вает его. Сигнал с выхода триггера 1 запускает ячейку задержки 9, вырабатывающую второй импульс задержки, который закрывает логическую ячейку И 7.Задним фронтом первого импульса задержки запускается ячейка задержки 4, вырабатывающая третий импульс задержки. Сформированный задним фронтом третьего импульса короткий импульс, пройдя через логические схемы ИЛИ 2 и И 3, опрокидывает триггер 1 в исходное состояние и вновь запускает ячейку задержки 5, а задним фронтом второго импульса задержки запускается ячейка задержки 8, вырабатывающая четвертый импульс задержки. Сформированный задним фронтом четвертого импульса короткий импульс, пройдя через логические схемь 1 ИЛИ б н И 7, перебрасывает триггер 1 в исходное состояние и вновь запускает ячейку задержки 9.Таким образом, после прихода запускающих импульсов устройство переходит в режим автогенерации, воспроизводя каждый такт два импульса с временным интервалом, равным интервалу между поступившими на вход импульсами, Для точного воспроизведения временных интервалов необходимо, чтобы т 1+ + т=т+ть где т 1, т, сз и т - длительности первого, второго, третьего и четвертого импульсов задержки, соответственно. В случае неравенства суммарных времен временной интервал изменяется, увеличиваясь или уменьшаясь с каждым тактом на величину, равную разности суммарных времен. Если т 1+тз((т+ть то воспроизводимый интервал увеличивается и наоборот.Генератор мгновенно входит в синхронизацию входными импульсами, если они приходят в моменты появления третьего и четвертого импульсов,Определив закон изменения временных интервалов, при пропадании входного сигналаможно экстраполировать входную функциюпо этому закону.В генератор, вырабатывающий три импульса и запоминающий два временных интервала,добавлены ячейки 11 - 15, аналогичные ячейкам 1 - 5. Схема совпадепня И 13 в отличие15 от схемы И 3, имеющей два входа, и отсхемы И 7, имеющей три входа, имеет дополнительный четвертый вход, к которомуподключается выход правой половины триггера 1 для защиты от попадания на вход триг 20 гера 16 второго импульса. Левый вход триггера 16 подключается параллельно левомувходу триггера 1, а защита правого входатриггера от попадания первого импульса осуществляется подключением выхода левой по 25 ловины триггера 16 ко входу схемы совпадения И 13.Логическая ячейка ИЛИ 10 имеет такжетри входа. Для увеличения числа генерируемых импульсов необходимо к схеме добавить30 соответствующее число ячеек, аналогичныхячейкам 11 - 15, и подключить пх аналогичноназванным, причем число входов у каждойпоследующей ячейки И должно увеличиваться на единицу, а схема ИЛИ 10 должназ 5 иметь соответствующее число входов.Предмет изобретениягКдущий генератор временных интервалов,состоящий из п цепей задержки и переклю 40 чающих элементов, отличсцощийся тем, что, сцелью повышения надежности запоминаниявременных интервалов, каждая цепь задержки содержит две последовательно соединенные ячейки задержки, выходы ячеек каждой45 цепи соединены через логические схемыИЛИ и И с соответствующим входомтриггера, а выходы триггера соединены совходами цепей задержки,296240 Рз; 1фиг. 2Составитель Г. Челей едактор Т. И. Морозова Текред Л, Л. Евдоиов Корректоры: Е, Ласточкинаи В, ПетроваЗаказ 795/11 Изд.370 Тираж 473 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб., д. 45Типография, пр. Сапунова