Стереодекодер

Изобретение относится к радиотехнике и может быть использовано в радиовещательных приемниках стереосигналов с полярной модуляцией.Цель изобретения - повышение стабильности выделения стереоканалов путем расширение полосы захвата и удержания поднесущей частоты.На чертеже приведена электрическая структурная схема стереодекодера,Стереодекодер содержит первый блок коррекции 1, детектор 2, суммарно-разностный преобразователь 3, второй блок коррекции 4, третий блок коррекции 5, квадратор б, делитель частоты 7, блок сравнения фаз 8, генератор 9, ограничитель 10, фильтр нижних частот 11, ключ 12, пороговый блок 13, пропорционально-интегрирующий фильтр 14.Стереодекодер работает следующим образом. Входной комплексный стереосигнал (КСС) через первый блок коррекции 1, представляющий собой фильтр верхних частот, поступает на первый (сигнальный) вход детектора 2, на второй (гетеродинный) вход которого через ключ 12 подается синусоидальное напряжение с выхода фильтра нижних частот 11. Частота этого напряжения равна поднесущей частоте КСС. В детекторе 2 осуществляется демодуляция надтональной части КСС, то есть выделение разностного сигнала (А - В). В качестве детектора 2 используется перемножитель, являющийся линейным блоком по отношению к входным сигналам, что позволяет уменьшить нелинейные искажения при демодуляции. Стер еодекодер работает без восстановления полярно-модулированного колебания и "завал" спектра разностного сигнала в области низких частот, вызванный подавлением на передающей стороне поднесущей и прилегающих к ней спектральных составляющих, компенсируется пропорционально-интегрирующим фильтром 14 на выходе детектора 2, Отсутствие восстановления поднесущей частоты позволяет получить малый уровень надтональных компонент на выходе стереодекодера. Разностный сигнал (А - В) с выхода пропорционально-интегрирующего фильтра 14 и суммарный сигнал (А+В) с входа поступают на суммарно-разностный преобразователь 3, который осуществляет сложение и вычитание этих сигналов, в результате чего образуются стереосигналы левого канала (А) и правого канала (В), Эти сигналы подаются на второй и третий блоки коррекции 4 и 5, представляющие собой фильтры нижних частот, в которых осуществляется коррекция предыскажений, вводимых в стереосигнал при передаче (стандартная постоянная времени цепи предыскажений т = 50 мкс). Сигнал с выхода первого блока коррекции 1 поступает также на квадратор б, пороговый блок 13 и блок сравнения фаз 8, В качестве первого блока коррекции 1 служит фильтр высоких частот, некритичный к частоте среза (5 - 15 кГц), который подавляет низкочастотную часть спектра стереосигнала, характеризующуюся наибольшей энергией, В квадраторе 6 формируется вторая гармоника поднесущей частоты, в результате чего устраняются скачки фазы поднесущей, которые обусловлены переходом ее огибающей через ноль при перемодуляции, возникающей после подавления поднесущей в передатчике стереосигнала, С выхода квадратора б напряжение второй гармоники поди есущей подается на синхронизирующий вход генератора 9 для захватывания его частоты, Собственная частота генератора 9 выбирается равной удвоенной частоте поднесущей 62,5 й 1,0 кГц. Сдвиг фаз между напряжением синхронизации и выходным напряжением генератора 9 в режиме захватывания устанавливается близким т 90, Выходное колебание генератора 9 через ограничитель 10 поступает на вход делителя частоты 7. Так как при делении частоты возникает неопределенность фазы полученного колебания (О или 180), то для устранения этого производится коррекция фазы полученного колебания, Коррекция фазы осуществляется импульсом с выхода порогового блока 13, поступающим на вход Й. делителя частоты 7, в качестве которого можно использовать, например Р - триггер. Порог Уо порогового блока 13 выбран таким образом, чтобы импульс на его выходе при У (1)Уо соответствовал одной и той же фазе поднесущей частоты. С выхода делителя частоты 7 колебание поступает на фильтр нижних частот 11, преобразующий прямоугольные импульсы в синусоидальное напряжение, синфазное с колебанием поднесущей частоты на входе. С выхода фильтра нижних частот 11 синусоидальное напряжение с частотой, равной частоте поднесущей (31, 25 кГц) поступает через ключ 12 на второй вход детектора 2. Ключ 12 управляется напряжением с выхода блока сравнения фаз 8, где осуществляется сравнение фазы колебания поднесущей частоты входного стереосигнала с фазой колебания на выходе фильтра нижних частот 11. Если во входном сигнале поднесущая частота отсутствует, т.е,передается моносигнал, то напряжение на выходе блока сравнения фаз 8 равно нулю, ключ 12 разомкнут, напряжение на второй вход детектора 2 не поступает, следовательно, демодуляции разностного сигнала и надтональных шумов не происходит, В этом случае на суммарн-оразностный преобразователь 3 поступает только суммарный сигнал (А+В), т.е. стереодекодер работает в "моно"- режиме. Стереодекодер, содержащий первый блок коррекции, выход которого соединен с первым входом детектора, а также суммарно-разностный преобразователь, первый и второй выходы которого соединены с входами второго и третьего блоков коррекции соответственно, а также квадратор, делитель частоты, блок сравнения фаз, отличающийся тем, что, с целью повышения стаоильности выделения стереоканалов путем расширения полосы захвата и удержания поднесущей частоты, в него введены генератор, ограничитель, фильтр нижних частот, ключ, пороговый блок, пропорционально-интегрирующий фильтр, выход которого соединен с первым входом суммарно-разностного преобразователя, второй вход которого соединен с входом первого блока коррекции,При появлении поднесу шей КСС на входе устройства генератор 9 входит в режим синхронизма. На выходе блока сравнения фаз 8 появляется напряжение, замыкающее ключ 12. Напряжение с выхода фильтра нижних частот 11 поступает на второй вход детектора 2, где происходит демодуляция разностного сигнала, таким образом стерео- декодер переключается в режим "стерео". выход которого соединен с первым входом блока сравнения фаз, входом порогового блока и входом квадратора, выход которого соединен с входом генератора, выход которого соединен с входом ограничителя, выход которого соединен с первым входом делителя частоты, выход которого соединен с входом фильтра нижних частот, выход которого соединен с первым входом ключа и вторым входом блока сравнения фаз, выход которого соединен с вторым входом ключа, выход которого соединен с вторым входом детектора, выход которого соединен с входом пропорционально-интегрирующего фильтра, а выход порогового блока соединен с вторым входом делителя частоты.