Обнаружитель сигналов

(5)5 92 САНИЕ ИЗОБРЕТЕ ДЕТЕ У, 1984. ГОСУДАРСТВЕННОЕ ПАТЕНТВЕДОМСТВО СССР(56) Авторское свидетелМ 696614, кл. 6 01 87/3 РУЖИТЕЛЬ СИГНАЛОВ зование: радиотехника,коррелябработка сигналов. Цель; повыффективности обнаружения Сущность изобретения: обнару- валов содержит 1 входной блок 1, жителя.(2, 3), 2 интегратора (4, 5), ный гетеродин (6), 1 генератор мпульсов (7), 1 элемент задержки говый блок (9). 1-24-3-5-9, 7-6-2,Изобретение относится к радиотехнике и предназначено для корреляционной обработки сигналов.Цель изобретения - повышение эффективности обнаружения сигналов,.Структурная схема обнаружителя сигналов приведена на чертеже,Обнаружитель сигналов содержит входной блок 1, первый 2 и второй 3 перемножители, первый,4 и второй 5 интеграторы, когерентный гетеродин 6, генератор тактовых импульсов 7, элемент задержки 8 и пороговый блок 9.Элементы обнаружителя сигналов соединены следующим образом.Выход входного блока 1 соединен с первым входом первого перемножителя 2, второй вход которого соединен с выходом когерентного гетеродина 6. а выход - с входом первого интегратора 4, выход которого соединен с первым входом второго пере- множителя 3 и с входом элемента задержки 8, выход которого соединен с вторым входом второго перемножителя 3, выход которого соединен с входом второго интегратора 5, выход которого соединен с входом порогового блока 9, выход которого соединен с выходом обнаружителя, а выход запуска генератора тактовых импульсов 7 соединен с входом запуска когерентного гетеродина 6.Обнаружитель сигналов работает следующим образом,Входные сигналы с выхода входного блока 1 перемножаются в перемножителе 2 с выходным сигналов когерентного гетеро- дина 6. Результат перемножения накапливается в первом интеграторе 4. Выходные сигналы первого интегратора 4 поступают на входы перемножителя 3 и элемента задержки 8, время задержки которого равно х,. Выходной сигнал с выхода элемента задержки 8 поступает на второй вход второго перемножителя 3. Результат перемножения с выхода перемножителя 3 накапливается во втором накопителе 5. Выходной сигнал второго интегратора 5 сравнивается. в пороговом блоке 9 с пороговым значением, при превышении которого на выходе порогового устройства появляется импульс, указывающий на обнаружение сигнала. Генератор тактовых импульсов 7 формирует импульс запуска.Если обозначить сигналы на входе первого перемножителя как п 1(х 1) и п 2(х 2), то на выходе перемножителя 2 получают0(1) = п 1(И) п 2 (х 2) ехр О Ьвх 2 б х, где Ьв=вс-враг - смещение по частоте спектров перемножаемых процессов,Среднее напряжениена выходе первого интегратора можно записать какт4 с)= Гп 1(0) 0(с-ч) бч,о1где п 1(0)= 3 Н 1 Ов) ехрЦ вч) ов - им 2 п ф10 пульсная характеристика первого интегратора 4, Полоса первого интегратора (а с нейнепосредственно связано время интегрирования) должно определяться как 2 Ь Р 12Ь яп, где Ь - максимальное возможное15 значение доплеровской поправки частоты,При выполнении этого условия невозможнапотеря обнаружения входного сигнала.Если обозначить взаимную корреляци"онную функцию входных, обрабатываемыМ20 стационарных и стационарно связанныМтпроцессов как. В 12, то на выходе первогоиитетоатооа получаютЕ (Ьхт Ьв, С) = В 12 (Ьвт Ьх) Н 1 (Ьв) ххсоз Ьсй.Анализируя выражение, приходят к выводу: если входные сигналы сдвинуты почастоте доплера относительно друг друга наЬв, то их взаимная корреляционная функция, измеренная на выходе первого ин.тегратора 4, представляет собойнестационарный процесс со стационарнойогибающейВ 12 (Ьх, 1) = В (Ьх) Н 1 (Ьв) соз Ьв 1.,Время задержки в элементе задержки 8выбирается из условия хз = 1/2 Ь Р 1. Привыполнении этого условия обращаются внуль корреляционные функции четвертогопорядка.Поступающие на входы второго перемножителя сигналы перемножаются и накапливаются в интеграторе 5, на выходекоторого по истечении времени накопленияполучают45, Ви(Ьх, Ьв) = В 2(Ьх) соз Ьвх,Анализ выражения показывает, чтосреднее значение выходного процесса навыходе второго интегратора 5 представляетсобой постоянное напряжение, пропорцио 50 нальное квадрату среднего напряжения выходного процесса первого интегратора 4,умноженному на соз Ьвхз, Так как хз.значительно меньше периода накопления прототипа, удается значительно ослабить55 влияние доплеровской поправки частоты наамплитуду выходного сигнала интегратора,т,е. значительно уменьшить потери в выходном отношении сигнал/шум.В дальнейшем обнаружитель сигналовработает аналогично,1810858 Составитель И.ОбодТехред М.Моргентал Корректор М,Максимишинец Редактор Г.Бельская Заказ 1744 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/6Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 Сравнительный анализ предлагаемого обнаружителя с базовым объектом, в качестве которого выбран прототип, характеризующийся аналогичным способом построения, показал следующее. 5Как видно из работы прототипа, он не имеет воэможности компенсировать доплеровскую поправку частоту и, следовательно, выходной сигнал интегратора значительно снижен по этой причине. При (цТП)=0,5, где 10 д- - ; Т - время интегрирования; П -Ьдопполоса обрабатываемых сигналов, потери в выходном отношении сигнал/шум состав- ляют 2 дБ,Так как юэ на несколько порядков 15 меньше Т, то аналогично вышеприведенному получаютд тэ П), что практически составляет нуль, Если даже предположить, что (д тэ П) для заявленного устройства составляет 0,1, то тогда потери в выходном атно шении сигнал/шум составят всего 0,05 дБ, Таким образом, потери в выходном отношении сигнал/шум в заявленном устройстве снижены по сравнению с базовым объектомф на 1,95 дБ. Все это приводит к соответствующему повышению эффективности обнаружения сигналов заявленным устройством по сравнению с базовым объектом.Формула изобретен ия Обнаружитель сигналов, содержащий последовательно соединенные входной блок, первый перемножитель и первый интегратор, последовательно включенные генератор тактовых импульсов и когерентный гетеродин, выход которого соединен с вторым входом первого перемножителя, пороговый блок, о т л и ч а ю щ и й с я тем, что, с целйо повышения эффективности обнаружения сигналов, введены последовательно соединенные элембнт задержки, второй перемножитель и второй интегратор, выход которого подключен к входу порогового блока, вход элемента задержки соединен с выходом первого интегратора и вторым входом второго перемножителя, выход порогового блока является выходом обнару- жителя сигналов,