Дифференциальный усилитель

СОЮЗ СОВЕТСКИСОЦИАЛИСТИЧЕ СРЕСПУБЛИК 1771065 А 3 4 И)В Н ИЗОБ Т ОПИСАН ьединениеятыцкий убли ИЛИТЕЛЬ ектрон ной при создаонных усипульснцх овыаение апряжения ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТ. "Вента". (72) Ю.М.Грешищев, А,Ю.Вон А.Г.Киселев и Р.Б.нэвицкас (86) Патент Великобрйтании ЬЬ 2132435, кл. Н 03 Р 316, 04,07.84, фиг.З. (84) ДИФФЕРЕНЦИАЛЬНЫЙ УС (57) Изобретение относится к эл технике и может использоваться нии схем компараторов, операци лителей, формирователей им сигналов. Цель изобретения - и точности путем стабилизации н смещения нуля при изменении входного сигнала и быстродействия дифференциального усилителя (ДУ), В каждом плече ДУ протекает наряду с частью тока от основного источника 9 стабильного тока и ток от одного из дополнительных источников 10, 11 стабильного тока, Затворы каскадных транзисторов 3, 4 управляются сдвинутым по уровню напряжениями. В режиме большого разностного сигнала переброс тока из одного плеча ДУ в. друое ограничивается одним из двух дополнительных источников 10, 11. Каждый из них задает в соответствующем плече минимально допустимый ток, при котором обеспечивается стабилизация напряжения исток-сток входных транзисторов 1, 2 дифференциальной пары. 1 ил.Изобретение относится к электронной технике и может быть использовано при создании сверхскоростных полупроводниковых схем компараторов напряжения, операционных усилителей, формирователей импульсных сигналов.Цель изобретения - повышение точности путем стабилизации напряжения смещения нуля при изменении входного сигнала.На чертеже представлена структурно- принципиальная электрическая схема дифференциального усилителя,Дифференциальный усилитель содержит первый- четвертый полевые транзисторы, 1, 2, 3, 4, первый, второй элементы сдвига уровня 5, 6, нагрузочные резисторы 7, 8, источник 9 стабильного тока, первый, второй дополнительные источники 10, 11 стабильного тока, первый, второй токоограничивающие элементы 12, 13, шины 14, 15 питания дифференциального усилителя.Дифференциальный усилитель работает следующим образом.В каждом плече дифференциального усилителя протекает наряду с частью тока от основного источника 9 стабильного тока также ток от одного из дополнительных источников 10, 11 стабильного тока,Затворы каскадных транзисторов 3, 4 управляются не одинаковыми, а сдвинутыми по уровню напряжениями соответствующих ВхОдОВ устройства. Однако, т.к, токи дополнительных источников 10, 11 меньше тока основного источника 9, то работа устройства в режиме малого сигнала не отличается от работы обычного дифференциального усилителя,В режиме большого разностного сигнала переброс тока от одного плеча дифференциального усилителя В другое ограничивается одним из двух дополнительных источников 10, 11 стабильного тока,Каждый из источников 10, 11 задает в соответствующем плече минимально допустимый ток, при котором еще Обеспечивается стабилизация напряжения исток-сток входных транзисторов 1, 2 дифференциальной пары.Ограничение переброса тока от одного плеча в другое уменьшает максимальную Величину размаха напряжения на элементах нагрузки 7, 8. Рассмотрим более подробно работу устройства,Смещение нуля дифференциального усилителя равноО,- О - О (1) где: Ози, Ози - напряжение затвор-исток основных транзисторов 1, 2 при разности 10 15 20 25 30 35 40 45 напряжений на элементах нагрузки 7,8(выходе усилителя), равной нулю.Постоянное, независящее от входного сигнала, смещение нуля не ограничивает очность дифференциального усилителя, т.е,способность сравнивать напряжения на затворах основных транзисторов 1, 2 (входах ДУ) с известной погрешностью.Причиной нестабильности Оси является гистерезис стоковых характеристик арсенид-галлиевых транзисторов, который проявляется при изменении напряжений сток-исток транзисторов в виде медленных изменений напряжения затвор-исток, Максимальное изменение напряжения затвор- исток одного транзистора равно:ЬОзилпах = Г Ь Оси,вах (2) где Г - конструктивный параметр транзистора,Каскодно включенные транзисторы 3,4 со схемами сдвига уровня 5, 6 стабилизируют напряжение ст(ж-исток соответствующих основных транзисторов 1, 2 при изменении напряжения затворов и токов этих транзисторов в соответствии с формуламиОси 1 = Ози 1+ Осдв - Ози 3,Оси 2 = Ози 2 + Осдв - Оэи 4, (3) ГДЕ Оси 1, Оси 2 - НЗПряжвния СТОК-ИСТОК ОС- новных транзисторов 1,2,Ози 3, Ози 4 - напряжение затвор-исток каскодных транзиСторов 3, 4;Осдв - напряжение смещения схем сдвига уровня 5, 6.Основной трензис 1 юр 1 (2) и каскодный транзистор 3(4) технологически Выполняются идентичными. Это можно сделать, так как транзисторы имеют одинаковую проводимость и их параметры не ограничены другими требованиями,Благодаря введению схем сдвига уровня 5, 6 электрический режим основных транзисторов 1, 2 в режиме баланса дифференциального усилителя устанавливается одинаковым с электрическим режимом каскадных транзисторов 3, 4. Тогда справедливоОзи 1- Ози 3, Ози 2 = Ози 4 (4) Оси 1 = Оси 2 Осдв (5) Предположим, что напряжения затвор- исток каскодных транзисторов 3, 4 не зависят от напряжения сток-исток этих транзисторов.Стабилизация смещения нуля и повышение точности дифференциального усилителя будет при любых значениях входного сигнала, если ток истока основных транзисторов 1, 2 и каскодных транзисторов 3,4 не принимает нулевых значений.1771065 Кроме поставленной основной цели - повышения точности дифференциального усилителя путем стабилизации смещения нуля при изменении входного сигнала, и редлагаемое решение позволяет повысить быстродействие устройства,Повышение быстродействия происходит благодаря введению токоограничивающих элементов 12, 13 и двух дополнительных источников тока 10, 11 за счет ограничения изменения тока 10, 11 за счет ограничения изменения тока в цепи основных транзисторов и нагрузки.,10 20 25 30 35 40 Составитель И,ВодяхинаТех ред М.Моргентал Корректор Я, КЕрецйан Редактор О,Стенина Заказ 3748 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4 ЮПроизводственно-издательский комбинат "Патент", г, ужгород, ул,Гагарина, 101 Это обеспечивается с помощью введенных дополнительных источников 10, 11 стабильного тока и токоограничивающих элементов 12, 13.Минимаьлный ток транзисторов 1, 3 равен величине тока источника 10. соответственно минимальный ток транзисторов 2, 4 равен величине тока источника 11.Таким образом, повышение точности дифференциального усилителя путем стабилизации напряжения смещения нуля при изменении входного сигнала достигнуто за счет двух средств:А. Введения дополнительных схем сдвига уровня 5, б, позволяющих выполнить основные 1, 2 и каскадные транзисторы 3, 4 идентичной конструкции, а также обеспечить их одинаковый электрический режим, что является необходимым условием стабилизации смещения нуля и повышения точности дифференциального усилителя.Б. Введения двух токоограничивающих элементов 12, 13, являющихся необходимым условием стабилизации смещения нуля и повышения точности дифференциального усилителя в режиме большого сигнала.В отдельности каждое из средства А.Б. является необходимым, но недостаточным для достижения поставленной цели - повышения точности дифференциального усилителя.Если снять введенное ранее предположение о независимости напряжения затвор-исток каскодных транзисторов 3, 4 от напряжения сток-исток этих транзисторов, то равенства 4, 5 будет выполняться как приближенные.Стабилизация напряжения смещения куля при изменении входного сигнала будет частичной и характеризоваться коэффициентом стабилизации, численно равным квадрату коэффициента Г. Формула изобретения Дифференциальный усилитель, содержащий первый и второй полевые транзисторы, затворы которых являются входами дифференциального усилителя, стоки соединены с истоками соответственнотретьего и четвертого полевых транзисторов, стоки которых являются выходами дифференциального усилителя, а также источник стабильного тока, вывод питания которого соединен с шиной питания дифференциального усилителя, о тл ича ющийс я тем, что, с целью повышения точности путем стабилизации напряжения смещения нуля при изменении входного сигнала, в него введены первый и второй элементы сдвига уровня, включенные между затворами соответственно первого, третьего и второго, четвертого полевых транзисторов, а также введены последовательно соединенные первый и второй токоограничивающиезлементы, точка соединения которых подключена к выходу источника стабильного тока, к шине питания которого подключены шины питания введенных первого и второго дополнительных источников стабильного тока, выходы которых подключены к истокам соответственно первого и второго полевых транзисторов.