Преобразователь угла поворота вала в код

(я)э Н 03 М 1/6 ГОСУДАРСТВЕН ЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР Я ОПИСАНИЕ ИЗОБРЕТЕК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 2(21) 4713410/24пользовано для связи источников аналого- (22) 03.07.89 " . вой информации с цифровым вычислитель- (46) 30.01.92, Бал. Ь 4 ным устройством С целью повышения (71) Ленинградское научно-производствен- точности в преобразователь угла поворота ное обьедииение "Электроавтоматика."вала в код, содержащий источник питания (72) В,М. Арсеньев, Я.М; Великсон и Ю.,Ф, синусно-косинусный вращающийся транс- Смирновформатор 1, выпрямители 2 и 3, определи- (53) 681.329088.8) .: . тель 4 квадранта, блок 6 сетевой ф 6) Авторское свидетельство СССР . синхронизации, цифроаналоговые преобра- М 1034059, кл. Н 03 М 1/64,1982.: эователи 8 и 9 компаратор 10, регистр 11Домрачев В,Г, и др. Схемотехника циф- последовательного приближения, выходной ровых йреобразователей перемещений; М,: регистр 12, постоянное запоминающее устЭнерг)атомиэдат, 1987, с, 309-311, рис. ройство 13, блок 15 элементов ИСКЛЮЧА.11. ЮЩЕЕ ИЛИ, блок 16 инверторов, 6 И) ПРЕОБРАЗОВДТЕЛЬ УГЛА ПОВОРОТА коммутаторы 20 и 21, введены блок 5 ампли- ВАЛА В КОД . туднойсинхронизации,блок 7 эапуска,блок (57) ИзобретенИе относится к автоматике и 14 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, СУМ- вычислительной технике и может быть ис- . МАТОРЫ 17 И 18, коммутатор 19, 1 ил.Изобретение относится к автомзтике и вычислительной технике и может быть использовано для связи источников аналогавой информации с цифровым вычислительным устройством,Цель изобретения - повышение точности преобразователя.На чертеже представлена структурная схема преобразователя,Преобразователь содержит источник питанияОо (не показан), синусно-косинусный вращающийся трансформатор 1, выпрямители 2 и 3, определитель 4 квадранта, блок 5 амплитудной синхронизации, блок 6 сетевой синхронизации, блок 7 запуска, цифроаналоговые преобразователи 8 и 9, компаратор 10, регистр 11 последовательных приближений, выходной регистр 12, постоянное запоминающее устройство 13, блоки 14 и 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 16 инвертороа, сумматоры 17 и 18, коммутаторы 19, 20, 21,Преобразователь работает следующим образом.Синусно-косинусный вращающийся трансформзтор 1 запитыаается переменным напряжением и на его выходах формируются переменные напряжения,. амплитуда которых пропорциональна синусу и косинусу угла. Выходные сигналы вращающегося трансформатора поступают на синхронизуемый блоком 6 определить 4 квадранта, который формирует два старших разряда выходного кода,Выходные сигналы вращающегося трансформатора 1 выпрямляются выпрямителями 2 и 3 и поступают соответственно на опорные входы цифроаналогоаь х преобразователей 8 и 9, где осуществляется их умножение на функции 01 /(К +01) и Ж /(К+ О ) соответственно( О и 6 ) выходные коды коммутаторов 20 и 21, К - параметр), Компаратор 10 сравнивает выходные сигналы цифроаналоговых преобразователей 8 и 9 и управляет работой регистра 11 последовательных приближений. Запуск регистра 11 осуществляется блоком 7,. управляемым выходными сигналами блоков 5 амплитудной и 6 сетевой синхронизации, После устранения рассогласования входных сигналов компзратора 10 эа счет изменения выходного кода регистра 11 последовательных приближений его выходной код и выходной код определителя 4 квадрантов записывается а выходной регистр 12. Повышение точности преобразователя достигается при соответствующем выборе зависимости выходных кодов 01 и О коммутаторов 20 и 21 от выходного кода Орегистра 11 последовательных приближений, При этом должно осуществляться приближение0/ 01 +6 К (1)Однозначное функциональное формирование кодов 01 и 6 осуществляется в нечетных актантах, а в четных октантах осуществляется коммутация кодов 01 и Ж коммутаторами 0 и 21 по сигналу старшего разряда регистра 11, который также используется для смены нарастания - убывания младших и средних разрядов выходного кода О на выходах блоков 15 и 14 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. При этом средние разряды кода О преобразуются в постоянном запоминающем устройстве 13 и обеспечивают после суммирования с младшими разрядами кода О наилучшую аппроксимацию зависимости (1). При этом в случае переполнения выходного кода сумматора 18 коммутатор 19 формирует на своем выходе максимальный код, Для определения прошивки постоянного запоминающего устрой.стаа 13 должна решаться, например спомощью ЭВМ, задача минимизации погрешности при различных значениях параметра К и выбранном количестве средних разрядов выходного кода регистра 11 по следовательных приближений. Формула изобретения Преобразователь угла поворота вала в код, содержащий источник питания, выход которого соединен с входом синусно-косинусного вращающегося трансформатора и входом блока сетевой синхронизации, выход которого соединен с одним входом определителя квадрантов, первый и второй выходы синусно-косинусного.вращающегося трансформатора соединены с другими входами определителя квадрантов и соответственно через первый и второй выпрямители - с опорными входами первого и второго цифроаналоговых преобразователей, выходы которых соединены с входами компаратора, а управляющие входы подключены к выходам соответственно первого и второго коммутаторов, выход компарзтора соединен с информационным входом регистра последовательных приближений, выходы которого соединены с одними входами выходного регистра, другие входы которого подключены к выходам определителя квадрантоа, блок инвертороа, постоянное запоминзющее устройство и первый блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, о т л и ч а ю щ и й с я тем, что, с целью повышения точности преобразователя, аЗаказ 436 Тирдж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб.; 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 него введены блок амплитудной синхронизации, блок запуска, второй блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, два сумматора и третий коммутатор, выходы синусно-косинусного вращающегося трансформатора соединены с входами блока амплитудной синхронизации, выход которого соединен с первым входом блока запуска, второй вход которого подключен к выходу блока сетевой синхронизации, а выход соединен с управляющим входом регистра последовательных приближений, выходы младших и средних разрядов которого соединены с одними входами соответственно первого и второго блоков элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход старшего разряда - с управляющими входами первого и второго коммутаторов и другии входами первого и второго блоков элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены 5 через блок инверторов с одними входамипервого сумматора и непосредственно с одними входами второго сумматора; выходы второго блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ - с входами постоянного запоминаю щего устройства, одни и другие выходы которого соединены с другими входами соответственно первого и второго сумматоров, выходы первого сумматора соединены с одними входами первого и второго комму таторов, выходы второго сумматора черезтретий коммутатор - с другими входами первого и второго коммутаторов,