Умножитель частоты следования импульсов

, Н 03 К 5/15 Я сится к импульснои использовано в устсвязи, Цель изобре 4 О ГОСУДАРСТВЕН.ЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРМ 1636983, кл. Н 03 В 19/00, Н 03 К 5/156,24.10,87,Авторское свидетельство СССРМ 1529423, кл, Н 03 В 19/00, Н 03 К 5/156,17.03. 88.(57) Изобретение отнотехнике и может бытьройствах автоматики и тения - улучшение чистоты спектра выходного сигнала при одновременном повышении стабильности коэффициента умножения за счет исключения скачков частоты, Умножитель содержит датчик 1 синхронизма, фазовый детектор 2, делитель 3 частоты, управляемый генератор 4 импульсов, преобразователь 5 код - напряжение, реверсивный счетчик 6, генератор 7 тактовых импульсов, входную шину 8, первый, второй и третий элементы И 9,10 и 11, первый элемент ИЛИ 12, четвертый элемент сИ 13, второй элемент ИЛИ 14, триггер 15. дешифратор 16 и выходную шину 17. Для достижения цели в него введены четвертый элемент И 13, второй элемент ИЛИ 4 триггер 15 и дешифратор 16. 1 ил.Изобретение относится к импульснойтехнике и может быть использовано в устройствах автоматики и связи,Цель изобретения - улучшение чистотыспектра выходного сигнала при одновременном повышении стабильности коэффициента умНожения за счет исключенияскачков частоты.На чертеже приведена электрическаяструктурная схема умножителя,Устройство содержит датчик 1 синхронизма, фазовый детектор 2, делитель 3 частоты, управляемый генератор 4 импульсов,преобразователь 5 код - напряжение, реверсиеный счетчик 6, генератор 7 тактовыхимпульсов, входную шину 8, первый 9, второй 1 О и третий, 11 элементы И. первыйэлемент ИЛИ 12, четвертый элемент И 13,второй элемент ИЛИ 14, ВЯ-триггер 15, дешифратор 16 и выходную шину 17.Первый и второй входы датчика 1 синхрониэма соединены соответственно с первым и вторым выходами Фазового детектора2, первый вход которого соединен с третьимвходом датчика 1 синхронизма и выходомделителя 3 частоты, вход которого соединенс выходной шиной 17 и выходом управляемого генератора 4 импульсов, вход которогосоединен с выходом преобразователя 5 код- напряжение, входы которого соединены свыходами реверсивного счетчика 6, входсинхронизации ксторого гоединен с выходом генератора 7 тактовых импульсое Второй вход фазового детектора 2 соединен свходной шиной 8 и четвертым входом датчика 1 синхронизла прямой выод которогосоединен с первым входом перво о элемента И 9, второй вход которого соединен стретьим еыхсдом датчика 1 схронизма,Входы дешифраторэ 16 единены с выходами реверсивного счетчика 6 а первыйи второй выходы - соответственно с входами установки "0" и "1" 65-триггера 15, прямой выход которого соединен с первымвходом третьего элемента И 11, а инверсный выход - с первым входом четвертогоэлемента И 13. второй вход которого соединен с инверсным выходом датчика 1 синхронизма и вторым входом третьего элементаИ 11, выход котороо соединен с первымвходом первого элемента ИЛИ 12, второйвход которого соединен с выходом второгоэлемента И 10, первый вход которого соединен с прямым выходом датчика 1 синхронизма, а второй вход - с четвертым выходомфазового детектора 2.Выход первого элемента И 9 соединенс первым входом второго элемента ИЛИ 14,второй вход котороо соединен с выходомчетвертого элемента И 13. а выход - с вхо 5 10 15 20 25 30 35 40 45 50 55 дом вычитания реверсивного счетчика 6, вход сложения которого соединен с выходом переого элемента ИЛИ 12.Умножитель работает следующим образом,В исходном состоянии в счетчик 6 вводится код средней частоты управляемого генератора 4 импульсов, а дешифратор 16 по первому и второму выходам соответственно настроен на минимальный и максимальный коды, которые соответствуют минимальной и максимальной частотам полосы удержания кольца ФАПЧ, в делитель 3 введен заданный коэффициент умножения, датчик 1 синхронизма формирует логическую "1" на прямом выходе, триггер 15 находится в состоянии "0", а фазовый детектор 2 формирует логическую "1" на первом и втором выходах, При этом частота генератора 7 значительно выше частоты входного сигнала на шине 8,Рассмотрим работу устройства в синхронном режиме, т.е. когда импульсы на входы детектора 2 поступают поочередно и сдвиг фаз между ними менее 360, При этом условии на третьем и четвертом выходах детектора 2, в зависимости от знака сдвига фаз, формируется импульс, длительность которого равна разности Фаз сравниваемых сигналое на его входах,Пусть первым появится импульс входной настать тогда детектор 2 формирузт импульс на своем четвертом выходе, который через открытый элемент И 10 и элемент И ЛИ 12 поступает на вход сложения счетцика 6 За счет этого счетчик 6 переключается на время де, ствия этого импульса е режим сложения импульсов, поступающих " генераторов 7, и через преобразователь 5 обе.,- печиеается увеличение напряжения на входе генератора 4, что приводит к возрастанию частоты следования импульсое на выходной шине 17. Сгедующий имп 1 льс с выхода делителя 3 появляется раньше, чем в предыдущем случае, что приводит к уменьшению разности Фаз сравниваемых частот. Этот процесс продолжается до тех пор, пока разность фаз сравниваемых частот не станет равной нулю.Если импульс на первом входе детектора 2 появляется раньше, чем на втором, тогда на его третьем выходе Формируется импульс, который через открытый элемент И 9 и элемент ИЛИ 14 поступает на вход вычитания счетчика 6, за счет чего его код уменьшается по мере поступления тактовых импульсов генератора 7 и уменьшается частота генератора 4, Следующий импульс на первом входе детектора 2 появляется позже, чем в предыдущем случае, чтоприво 1707734дит к уменьшению разности фаэ сравниваемых частот до нуля,При нарушении синхронизации, например, на вход 8 поступают подряд два импульса, тогда на первом выходе детектора 2 формируется логический "О" и датчик 1 переключается в состояние "О", т,е, появляется логическая "1" только на его инверсном выходе, и через открытый элемент И 11 и элемент ИЛИ 12 обеспечивает переключение счетчика 6 в режим сложения, Происходит увеличение частоты генератора 4 до тех пор, пока разность фаэ сравниваемых частот на детекторе 2 меньше 360 О, т,е. импульсы на входах детектора 2 появляются поочередно, тогда датчик 1 переключается в состояние "0 и устройство переходит в синхронный режим.Если устройство по какой-либо причине не входит в синхронный режим, тогда через некоторое время произойдет заполнение счетчика б до максимального кода. При этом дешифратор 16 формирует импульс по второму выходу, который переключает триггер 9 в состояние "1", эа счет чего логическая "1" с прямого выхода датчика 1 через элемент И 13 и элемент ИЛИ 14 переключает счетчик б в режим "Вычитание", За счет этого происходит постоянное уменьшение частоты генератора 4 до тех пор, пока его частота не попадет в полосу захвата кольца ГАПЧ, т,е насупит синхронный режим работы устройства, Если по какой-либо причине устройство не входит в синхронный режим, тс Б конечном счете во всех разрядах информационного выхода счетчика б будут одни нули, т.е. минимальный ксд, тода дешифратор 16 формирует ил 1 пульс на своем первом выходе, который переключает триггер 15 в состояние "0", При этом логическая "1 через о-крытый элемент И 11 и элемент ИЛИ 12 переключает счетчик б в режим сложения, и постоянно возрастают его код и соответственно частота генератора 4 до тех пор, пока не наступит синхронный режим, при котором датчик 1 переключается в состояние "1" и обеспечивает точную фазовую подстройку через открытые элементы И 9 и 10,5 10 15 20 25 30 35 40 45 50 Формула изобретения Умножитель частоты следования импульсов. содержащий датчик синхрониэма, первый и второй входы которого соединены соответственно с первым и вторым выходами фазового детектора, первый вход которого соединен с третьим входом датчика синхрониэмв и вйходом делителя частоты, вход которого соединен с выходом управляемого генератора импульсов вход которого соединен с выходом преобразователя код - напряжение, входы которого соединены с выходами реверсивного счетчика, причем второй вход фазового детектора соединен с входной шиной и четвертым входом датчика синхронизма, прямой выход которого соединен с первым входом первого элемента И, второй вход которого соединен с третьим выходом датчика синхрониэма, второй и третий элементы И, первый элемент ИЛИ, отличающийся тем,что.с целью улучшения чистоты спектра выходного сигнала при одновременном повышении стабильного коэффициента умножения, в него введены четвертый элемент И, второй элемент ИЛИ, йЯ-триггер и дешифратор, входы которого соединены с выходами реверсивного счетчика, а первый и второй выходы - соответственно с входами установки в "0" и "1" ЯЯ-триггера, прямой выход которого соединен с первым входом тре.ьего элемента И-НЕ, а инверсный выход- с первым входол четвертого элемента И, второй вход которого соединен с инверсным вь;ходом датчика синхрониэма и вторым входол третьего элемента И, выход которого сред. нен с первым входом первого элемента ИЛИ,второй вход которого соединен с выходом второго элемента И, первый вход кстсрого соединен с прямым выходом датчика синхронизма, а второй вход - с четвертым выходом фазового детектора, при этом выход первого элемента И соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, а выход - с входом вычитания реверсивного счетчика, вход сложения которого соединен с выходом первого элемента ИЛИ, выход управляющего генератора импульсов соединен с выходной шиной, а вход синхронизации реверсивного счетчика - с выходом генератора тактовых импульсов