Преобразователь асинхронной импульсной последовательности в двоичный код

(,д ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Московский институт электромеханикии автоматики(54) ПРЕОБРАЗОВАТЕЛЬ АСИНХРОННОЙИМПУЛЬСНОЙ ПОСЛЕДОВАТЕЛЬНОСТИВ ДВОИЧНЫЙ КОД(57) Изобретение относится к импульсной технике. Цель изобретениярасширение области применения информации за счет того, что в устройство, содержащее счетчик 1 импульсов и делитель 2 частоты введены второй делитель 6 частоты, триггеры 7 и 8, инверторы 9, 10 и 14, триггеры 11 и 12, элементы И 13 и 14, накапливающий сумматор 17, Это позволяет осуществлять достоверно и с большой точностью подсчет числа импулЬсов асинхоонной последовательности. 2 ил.Изобретение относится к импульсной технике и может быть применено в устройствах автоматики и вычислительной техники.Цель изобретения - расширение. области применения.На фиг.1 приведена функциональная схема устройства; на фиг.2-временные диаграммы, поясняющие работу устройства.Преобразователь содержит счетчик 1 импульсов, делитель 2 частоты, шину 3 информационной последовательности, шину 4 периода обработки, шину 5 тактовой частоты, делитель 6 частоты, О-триггеры 7 и 8, инверторы 9 и 10, О-триггеры 11 и 12, элементы И 13 и 14, инвертор 15, шину 16 задания периода накопления, накапливающий сумматор 17.Преобразователь работает следующим образом.Импульсы асинхронной информационной последовательности (фиг.2, эпюра 2) с шины 3 устройства подаются на сбросовые входы делителей 2 и 6 частоты, устанавливая все их выходы в состояние "О,", После окончания действия импульса Ри оба делителя частоты начинают делить частоту импульсов тактовой последовательности Рт(3 - 5) Ри, подаваемой на счетный вход (эпюра 1). При этом делитель 6 частоты прекращает деление после появления на его третьем выходе логической "1", которая блокирует дальнейшую работу делителя частоты для данного периода информационной частоты Р. В этом случае на втором выходе делителя 6 частоты формируется только один импульс длительностью2хи = - , который является импульсом инРиформационной последовательности синхронизированной частотой Р, и который подается на счетный вход счетчика 1 информации (фиг.2, эпюра 5). Делитель 2 частоты после окончания действия импульса Р работает в непрерывном режиме деления частоты до периода следующего информационного импульса частоты Ри.Делитель 2 частоты за время между двумя импульсами частоты формирует две имРт Рт пульсные последовательности - и - ,2 4которые соответственно с первого и второго выходов подаются на тактирующий и информационный вход триггера 7(фиг,2, эпюры 6 и 7), В результате на выходе триггера 7 в период между двумя импульсами информационной последовательности Ри формируется последовательность импульсов 2длительностью - , сдвинутая по отношеРтнию к последовательности на счетном входе счетчика 1 на время задержки - (фиг.2,1 Ртэпюра 8).Последовательность с выхода триггера7 используется для формирования импульса "Запись" обработанной информации за -Ро(фиг.2, эпюра 14) из счетчика 1 в накапливающий сумматор при наличии сигнала, разрешающего накопление, импульса "Сброс", собранной в счетчике информации за время 15 1РоФормирование этих импульсов происходит следующим образом.Отрицательный перепад частоты Ро син хронизируется отрицательным перепадомтактовой частоты Ет с помощью триггера 8 и инверторов 9 и 10. С помощью схемы, реализованной на триггерах 11 и 12, по импульсу с выхода триггера 7 синхронизированный 25 отрицательный перепад частоты Ро, свидетельствующий об окончании времени обработки, превращается на выходе триггера 12 в импульс длительностью - , "привязанЕтный" к моменту окончания периода обработки, С помощью логических схем этот одиночный импульс длительностью2 Рт35 свидетельствующий об окончании периодаобработки, делится на два импульса дли. тельностью - (на импульс "Сброс" на выРтходе элемента И 13 и импульс "Запись" на выходе элемента И 14).Импульс "Запись" переписывает информацию из счетчика в накапливающий сумматор 17, Накопление происходит за время, определяемое сигналом 16, а им пульс "Сброс" обнуляет счетчик и подготавливает его к следующему периоду обработки, Как следует из диаграммы, импульс "1" информационной последовательности за период То приписывается к 50 информации за период Ты, а за период Тосчетчик подсчитывает только импульсы "2" и 3 . За временной интервал То- То в накапливающем сумматоре фиксируютсявсе импульсы без потерь.55 Положительный эффект от примененияпредлагаемого преобразователя заключа-, ется в том, что при обработке асинхронной импульсной последовательности повышается точность и довтоверность обработки информации. Это достигается за счетЗаказ 3421 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 расширения функциональных возможностей преобразователя, позволяющих ему преобразовать в двоичный код как синхронную, так и асинхронную импульсную последовательность.формула изобретен ия Преобразователь асинхронной импульсной последовательности в двоичный код, содержащий счетчик импульсов и делитель частоты, о т л и ч а ю щ и й с я тем, что, с целью расширения области применения, введены второй делитель частоты, четыре О-триггера, три инвертора, два элемента И, накапливающий сумматор, выходы которого являются выходной шиной, информационные входы соединены с соответствующими выходами счетчика импульсов, а вход синхронизации - с выходом первого элемента И, первый вход которого .объединен с первым входом второго элемента И, входом установки в "0" первого триггера и подключен к выходу второго О- триггера, вход синхронизации которого соединен с выходом третьего О-триггера, а информационный вход- с выходом первого О-триггера, информационный вход которого является шиной соответствующего поГ, Ьх.5ГЬ,З,бх.ВыхЛСхбВих. 2(йбВых.(6Вых.2(Сх 2Вцх. (Сх.7Вых(СхЕ(Схд)ВхС(Сх О)Вых(Сх 72)Вых(Сх й)Вых(Сх УЗ) тенциала, а вход синхронизации - с выходом четвертого триггера, информационный вход которого через первый инвертор соединен с шиной периода обработки. а вход 5 синхронизации через второй инвертор обьединен с входо,: синхронизации первого и второго делител;-.й частоты и является шиной тактовой частоты, второй вход первого элемента И является шиной задания перио да накопления, а третий вход объединен свходом третьего инвертора, входом синхронизации третьего триггера и подключен к первому выходу первого делителя частоты, второй выход которого соединен с инфор мационным входом третьего триггера, авход установки в "0" объединен с одноименным входом второго делителя частоты и является шиной информационной последовательности импульсов, стробиру ющий вход второго делителя частоты соединен с первым выходом второго делителя частоты, второй выход которого соединен со счетным входом счетчика импульсов, вход установки в "0" которого соединен с 25 выходом второго элемента И, второй входкоторого соединен с выходом третьего инвертора.