Устройство для оперативного контроля цифровых блоков

(51)5 С 06 Р 11 36 ПИСАНИЕ ИЗОБРЕТАВТОРСКОМУ СВИДЕТЕЛЬСТВУ ЕНИ КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ(57) Изобретение относится к вычислительной технике и может быть использовано для контроля функционирования блоков ЭВМ в процессе их работы, Целью изобретения является упрощение устройства. С этой целью вустройство, содержащее генератор тестов, блок постоянной памяти, схемусравнения, блок задания режима иблок индикации, введены вторая схемасравнения, счетчик, три триггера,два элемента ИЛИ, элемент И, элементзапрета и сигнатурный анализатор.1 ил. нный уни. Ленинщов обнаружения М.; Мир, ельство СССР Р 11/16, 198 пользованы техн же ЭВМ, в соста тролируемый бло выход контролир еские средства той ин которои вх 16. В этом емого блока н с входами ЭВМ, а такт случае 16 долсоответ вый ВМ (не оен быть соеди,ствующих блоковвход 17 - с такпоказано). вой шино м обает след Устроиствоазом. Сигнал "Сброс" с выхода блока 11 задания режима поступает на информационный вход триггера 12, на выходе которого формируется импульс, нача-, ло и конец которого синхронны с передним фронтом тактовых импульсов, поступающих по шине 37, Выходной си нал триггера 12 устанавливает в исходное нулевое состояние триггеры 7 и 14, счетчик 3 и сигнатурный анали пер" и 4,и ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯМПРИ П(НТ СССР,1972, рис.12.1.Авторское свидетУ 116619, кл. С 06 Изобретение относится к вычисл тельной технике и может быть испо зовано для контроля функционирова блоков ЭВМ в процессе их работы.Целью изобретения является упр щенке устройства.На чертеже представлена функци нальная схема устройства.Устройство содержит генератор тестов, первый элемент ИЛИ 2, сче чик 3, блок 4 постоянной памяти, вую схему 5 сравнения, элемент И первый триггер 7, элемент 8 эапре второй элемент ИЛИ 9, сигнатурный анализатор 10, блок 1.1 задания ре ма, второй триггер 12, вторую схе му 13 сравнения, третий триггер 1 блок 15 индикации, контролируемый блок 35, тактовый вход 17. В каче ве генератора 1 тестов могут быть 2 СТРОЙСТВО ДЛЯ ОПЕРАТИВНОзатор 1 О. При этом в следующем такте на вход схемы 5 сравнения поступа-: ет содержимое ячейки с нулевым адресом блока 4 памяти. Схема 5 сравнения сравнивает, входной набор контро 1. лируемого блока 6 и поступившее содержимое блока 4 памяти. Если наборы различаются, то состояния счетчика 3, сигнатурного анализатора 10 и -риггеров 7 и 14 не меняются. При совпадении входного набора с текущим содержимым блока 4 памяти на выходе схемы 5 сравнения появляется единичный сигнал, элеменг 8 запрета во второй половине. такта открывается и на синхровход сигнатурного анализатора 10 поступает импульс, в результате чего ана изатор 10 переходит в следующее состояние, опреде ляемое текущим состоянием и выходным набором контролируемого блока 16. Одновременно выходной сигнал схемы 5 сравнения поступает на вход разрешения счета счетчика 3, который в 25 начале следующего такта увеличивает свое содержимое на единицу.На вход схемы 5 сравнения поступает содержимое новой ячейки блока 4 памяти, так что в новом такте схе ма 5 сравнения сравнивает входной набор с новым содержимым блока 4 памяти. Состояния триггеров 7 и 14 не меняются до тех пор, пока элемент И 6 остается закрытым. Этот элемент открывается при условии,что все разрязные выходы счетчика 3 принимают единичное состояние, а входной набор контролируемого блока 16 совпадает с содержимым блока 4 памя ти. При этом на выходе триггера 7 в следующем такте появляется единичный сигнал. Во второй половине текущег, такта сигнатурный анализатор 10 переходит в свое последнее состояние, которое сравнивается с помощью схемы 13 сравнения с эталоном, поступающим с блока 11 задания режима. Если коды совпадают, то на выходе схемы 13 сравнения появляется уровень логи ческого нуля, в результате чего триггер 14 остается в нулевом состоянии. Если же коды не совпадают, то на выходе схемы 13 сравнения появляется единичный сигнал. При этом в начале следующего такта триггер 14 переходит в единичное состояние, что свидетельствует о неисправности контролируемого блока 16. Состояние триггера 14 индицируется блоком 15. Единичный сигнал с выхода триггера 7 устанавливает в исходное состояние счетчик 3 и сигнатурный анализатор 10, При этом на выходе элемента И 6 появляется уровень логического нуля, так что в следующем такте возвращается в исходное состояние и триггер 7. На этом один цикл проверки контролируемого блока 16 заканчивается и начинается новый цикл. Если несовпадение фактической и эталонной сигнатур было случайным, то триггер 14 после окончания следующего цикла возвратится в нулевое состояние, Если же контролируемый блок 16 неисправен, то триггер 14 остается в единичном состоянии.Формула изобретенияУстройство для оперативного контроля цифровых блоков, содержащее генератор тестов, блок постоянной памяти, первую схему сравнения, блок задания режима и блок индикации, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит вторую схему сравнения, счетчик, три триггера, два элемента ИЛИ, элемент И, элемент запрета н сигнатурный анализатор, причем первый вход первой схемы сравнения является входом устройства для подключения к выходу генератора тестов и входу контролируемого блока, выход блока постоянной памяти соединен с вторым входом первой схемы сравнения, выход которой подключен к входу управления счетом счетчика, первому входу элемента И и прямому входу элемента запрета, выход которого соединен с синхровходом сигнатурного анализатора, синхровходы первого и второго триггеров и счетчика и инверсный вход элемента запрета подключены к тактовому входу устройства, выход первого триггера соединен с первыми входами первого и второго элементов ИЛИ и синхровходом третьего триггера, выход второго триггера подключен к вторым входам первого и второго элементов ИЛИ и входам сброса первого и и третьего триггеров, выход первого элемента ИЛИ соединен с входом сброса счетчика, выход которого подключен к адресному входу блока постоянной памяти и второму входу элеменоставитель Г,Вехред М.Дидык иевКрррект Шевкун едактор А,Иотыл Тиражо комитета по Москва, ЖПодписное етениям и открытиям при ГКНТ СССушская наб., д. 4/5 аз 48 о Р И Государственн1130 изводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина 5 16 та И, выход которого соединен с информационным входом первого триггера, информационный вход сигнатурного анализатора является входом устройства для подключения к выходу контролируемого блока, вход сброса и выход сигнатурного анализатора подключены соответственно к выходу второго элемента ИЛИ и первому входу второй 19276 6схемы сравнения, второй вход и выход которой соединены соответственнос первым выходом блока задания режима и иннформационным входом третьего 5триггера, выход которого подключенк входу блока индикации, а информационный вход второго триггера соединен с вторым выходом блока заданиярежима.