Устройство для фазового управления тиристорным преобразователем

/48 Н 0 ТЕНИЯ ЕЛЬСТВ ГОСУДАРСТВЕН.ЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ОПИСАНИЕ К АВТОРСКОМУ СВИД(54) УСТРОЙСТВО ДЛЯ ФАЗОВОГО УПРАВЛЕНИЯ ТИРИСТОРНЫМ ПРЕОБРАЗОВАТЕЛЕМ(57) Изобретение относится к электротехнике и может быть использовано в управлениивентильными преобразователями, Цельюизобретения является повышение надежности и расширение области использования,Устройство содержит датчик 2 выходного напряжения преобразователя 1, детектор 3, интегратор 4, формирователь 5 синхроимпульсов, фазосдвигающий блок 6, блок 7 формирования и распределения импульсов управления, делитель 8 последовательности синхроимпульсов, ключ 9 сброса интегратора, формирователь 10 коротких импульсов, управляемый ключ 11, блок 12 запоминания, компаратор 13. Интегратор 4 производит накопление сигнала датчика за период коммутации с передачей через ключ 11 на блок 12 в конце периода синхронизации. Благодаря этому контролируется среднее значение напряжения с минимальной задержкой на период коммутации, что увеличивает устойчивость при малых выходных напряжениях преобразователя. 2 ил.5 10 15 20 25 30 35 40 45 50 55 Изобретение относится к электротехнике и может быть использовано в системах управления вентильными преобразователями,Цель изобретения - повышение надежности и расширение области использования устройства.На фиг, 1 представлена блок-схема устройства; на фиг. 2 - временные диаграммы его работы.Устройство содержит датчик 1 выходного напряжения преобразователя 2, детектор 3, интегратор 4, формирователь 5 синхроимпульсов, фаэосдвигающий блок 6, блок 7 формирования и распрецеления импульсов управления, делитель 8 последовательности синхроимпульсое, ключ 9 сброса интегратора, формирователь 10 коротких импульсов, управляемый ключ 11, блок 12 запоминания и компаратор 13. Датчик 1 выходного напряжения через детектор 3 подключен к входу накопления интегратора 4, выходом подключенного к управляемому ключу 11, блок 12 запоминания входом подключен к выходу ключа 11, а выходом - к входу компаратора 13, второй вход компаратора предназначен для подключения к источнику си;нала задания, выход сброса интегратора 4 подключен к выходу ключа 9, вход управления которого подключен к выходу делителя 8, вход управления ключа 11 подключен к выходу формирователя 10 коротких импульсов, входом подключенного к выходу делителя 8, вход делителя 8 подключен к выходу формирователя 5 синхроимпульссв. входами предназначенного для подклгэчения к сети питания, выход компдратора 13 подключен к входу управления фазосдвигающего блока 6.Устройство работает следующим образом е соответствии с временными диаграммами на фиг. 2, соответствующими числу фаз питающего напряжения М=1. Форма напряжения на выходе преобразователя соответствует фиг. 2 а, После открытия тиристоров преобразователя и появления выходного напряжения датчика 1 интегратор 4 начинает накопление однополярного напряжения на выходе детектора 3, Для углов открывания тиристоров преобразователя 150, 120, 90, 60, 30 форма напряжения на выходе интегратора показана на фиг, 2 в, Формирователь 5 синхроимпульсов в момент нулевого значения напряжения сети формирует синхроимпульсы (фиг. 2 б) на входе фазосдвигающего блока 6, выходной сигнал которого сдвинут по фазе в соответствии с сигналом на управляющем входе. Выходные импульсы фазосдеигающего блока 6 усиливаются блоком 7 и распределяются по управляющим электродам вентилей преобразователя, Для случая М =- 1 коэффициент деления делителя 8 соответствует 1, Импульсы с выхода делителя 8 последовательности синхроимпульсов подаются на входы ключа сброса интегратора и формирователя 10 короткого импульса (фиг. 2 г). В результате через ключ 11 двусторонней проводимости во время импульса формирователя 10 производится передача амплитуды напряжения интегратора на блок 12 запоминания, после чего интегратор сбрасывается и цикл повторяется. Вид сигнала на блоке запоминания показан на фиг, 2 д. Разность сигналов задания и интеграла сигнала датчика эа период коммутации с выхода компаратора 13 управляет фаэовым сдвигом импульсов управления через фазосдвигающий блок 6.Устройство позволяет обеспечить стабилизацию выходного напряжения и линейнссть регулировочной характеристики в, диапазоне углов управления 0 - 180 эл.град, при снижении необходимой величины емкости выходного фильтра,Повышение надежности устройства и расширение области его применения достигается за счет повышения устойчивости работы при больших углах регулирования (малых выходных напряжениях),Формула изобретения Устройство для фазового управления тиристорным преобразователем, содержащее датчик выходного напряжения преобразователя, компаратор, управляющий вход которого предназначен для подключения источника сигнала задания, а еы ход подключен к управляющему входу фаэосдеигающего блока, формирователь синхроимпульсов, вход которого предназначен для подключения к сети питания, а вьход подключен к информационному входу фазосдвигающего блока, блок формирования и распределения импульсов управления, вход которого подключен к выходу фазосдвигающего блока, а выходы предназначены для подключения к управляющим входам вентилей преобразователя, о т л и ч а ю щ е е с я тем, что, с целью расширения области использования и повышения надежности, введены детектор, интегратор, блок запоминания, ключ сброса интегратора, управляемый ключ, делитель последовательности синхроимпульсов, формирователь коротких импульсов, причем вход детектора подключен к выходу датчика выходного напряжения прсобраэователя, а выход - к входу интегратора, выход разряда интегратора подключен к выходу ключа сброса интегратора, информацион1617586 Составитель В, МальцевТехред М.Моргентал едактор А. Огар орректор М. Шарош аказ 4126 ВНИИП Тираж 498 Подписноеосударственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 ный выход интегратора подключен к информационному входу управляемого ключа, выходом подключенного к входу бь ока запоминания, выход блока запоминания подключен к информационному входу компаратора, вход делителя последовательности синхроимпульсов подключен к выходу .формирователя синхроимпульсов, а выходк входам ключа сброса интегратора и формирователя коротких импульсов, выходом 5 подключенного к входу управления управляемого ключа.