Резервированное запоминающее устройство

(51)5 6 11 С 29/00 ЕНИЯ 2уменьшение потребляемой устройством мощности - достигается введением в него второго и третьего сумматоров по модулю два, О-триггера, одновибратора, блока элементов ИЛИ, Введение новых элементов и блоков, появление новых связей с известными элементами и блоками позволяет не только обнаружить ошибки в основных блоках памяти, но и восстановить ошибочную информацию эа счет подключения резервного блока памяти, при этом питание снимается с основных блоков памяти и подается на резервный, уменьшая тем самым потребление мощности основными блоками памяти, Ошибочная информация не выдается на выход устройства до тех пор, пока не произойдет ее восстановление; 1 ил..Б,Кучинельство СССР29/00, 1978.ельство СССР29/00, 1983,Ювычислительинающим успользовано в енной надежупрощение и тэлектричеть выполнен В зависимоатора и выустройствай в зависимости ования может былементах ИЛИ.ного типа суммда логики7 мо имет к области вынно к запомиможет быть ока памяти поэлементов ИЛИ ского использо на монтажныхсти от выбранбранного в сумматоры 15 вых щение и умень ством мощно од.Устройс нгалу разрешения обращения к с входа 20 происходит установка 11 в состояние логического "0", пись в регистр 1 адреса ячейки которой необходимо обратиться, з разрядов 2 регистра 1 адреса признак обращения к первому му блокам 4 и 5 памяти. Если упй сигнал на выходе разряда 2 рвреса логический "0", то через Е 3 и вход сумматора 17 по модуГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗО К АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) РЕЗЕРВИРОВАННОЕ ЗАПОМИ ЩЕЕ УСТРОЙСТВО(57) Изобретение относится к ной технике, а именно к запом тройствам, и может быть ис качестве блока памяти повыш ности, Цель изобретения -Изобретение относится числительной техники, а им нающим устройствам, и использовано в качестве бл вышенной надежности.Цель изобретения - упро шение потребляемой устро сти,На чертеже приведена функциональная схема предлагаемого устройства.Устройство содержит регистр 1 адреса, выделенный в нем разряд 2, элемент НЕ 3, первый и второй основные блоки 4 и 5 памяти, резервный блок 6 памяти, ключи 7-9, блок 10 элементов ИЛИ, О-триггер 11, одновибратор 12, блок 13 элементов И, блок 14 контроля, сумматоры 15-17, -вход 18 питания устройства, вход 19 установки нуля устройства, вход 20 разрешения обращения к; устройству, выход 21 устройства. Блок 10 зом. По си устройству 0-триггер а также за памяти, к В один и заносится или второ рввляющи гистра ад элемент Н1 гут ь инверсны работает следующим обрлю два производится подключение блока 5 с помощью ключа 8 к входу 18 питания, Считанная с блока 5 информация через блок 10 и сумматор 15 по модулю два поступает нэ вход блока 14 контроля, Блок 10 осуществляет обьединение по выходу блоков 4 и 5 памяти. Блок 4 отключен от входа 18 питания с помощью ключа 7, на управляющий вход которого поступает сигнал логического "0" с.выхода разряда 2 регистра адреса через вход сумматора 16 по модулю два. Резервный блок 6 отключен от входа 18 питания с помощью ключа 9, на управляющий вход которого поступает сигнал логического "0" (с выхода триггера 111, который интерпретируется как отсутствие ошибок в выходной информации, выбираемой из блока 5. Информация с выхода сумматора 15 по модулю два поступает нэ первый вход блока 13 элементов И, на второй вход которого поступает сигнал логической "1" с выхода одновибратора 12, который разрешает прохождение информации, выбранной из блока 5, на выход устройства без задержки. Если управляющий сигнал нэ выходе разряда 2 регистра адреса логическая "1", то через вход сумматора 16 по модулю двэ и ключ 7 происходит подключение к входу 18 питания блока 4, информация из которого, при отсутствии ошибок, выбирается аналогично описанному. Если в процессе чтения одного из блоков 4 или 5 памяти блок 14 контроля обнаружит ошибки, на его выходе появляе- ся сигнал логическая "1", который по входу асинхронной устэйовки устанавливает О- триггер 11 в состояние логической "1", Устройство переходит в режим восстановления информации, Сигнал логической "1" с выхода Р-триггера 11 подключает резервный блок 6 памяти через ключ 9 к входу 18 питания, а также через сумматоры 16 и 17 по модулю два и ключи 7 и 8 производит откл ючение от входа 18 питания выбранного блока 4 или 5 памяти и подключение к входу 18 питания другого блока памяти на время до следующего сигнала на входе 20. Этот же сигнал логической "1" с выхода О-триггера 11 поступает на вход одновибратора 12, устанавливая его выход с состояние логического "0". Сигнал логического "0" с выхода одновибратора 12 поступает на вход блока 13, задерживая тем самым выдачу считанной информации на время ее восстановле ния.Формула изобретения Резервированное запоминающее устройство, содержащее первый, второй основные и резервный блоки памяти, 10 адресные входы которых соединены с первым выходом регистра адреса, элемент НЕ, вход которого соединен с вторым выходом регистра адреса, первый, второй и третий ключи, информационные входы которых 15 объединены и являются входом питания устройства, входы питания первого, второго .основных и резервного блоков памяти соединены соответственно с выходом первого, второго и третьего ключей, первый сумма тор по модулю два, первый вход которогосоединен с выходом резервного блока памяти, блок контроля, блок элементов И, выход которого является выходом устройства, о тл и ч а ю щ е е с я тем, что, с целью упроще ния и уменьшения потребляемой устройством мощности, в него введены второй и третий сумматоры по модулю два, О-триггер, одновибрэтор и блок элементов ИЛИ, выход которого соединен с вторым входом 30 первого сумматора по модулю два, выходпервого сумматора по модулю два соединен с входом блока контроля и с первым входом блока элементов И, второй вход которого соединен с выходом одновибратора, выход 35 О-триггера соединен с входом одновибратора, с управляющим входом третьего ключа и с первыми входами второго и третьего сумматоров по модулю два, вторые входы которых соединены соответственно с входом и 40 выходом элемента НЕ, выходы первого ивторого основных блоков памяти соединены с входами блока элементов ИЛИ, вход установки нуля О-триггера является входом установки нуля устройства, вход установки 45 единицы О-триггера соединен с выходомблока контроля, тактовый вход О-триггера является входом разрешения обращения к устройству и соединен с адресным входом регистра адреса.501587601 20 Составитель А.ВоронинТехред М,Моргентал ректор Н.Король Редактор Е.Папп Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 Заказ 2425 Тираж 485 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., 4/5