Устройство одновременного контроля n импульсных последовательностей в реальном масштабе времени

(5 ОПИСАНИЕ ИЭОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Я ан ОСУДАРСТЭЕННЬЗЙ КОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТНРЫТПРИ ГКНТ СССР(56) Журанлев Ю.П. и др. Надежность и контроль ЭВМ. - М. Советское радио, 1978, с.144, рис.3.28.Авторское свидетельстно СССР 9 1394422, кл. Н 03 К 5/19, 1986, (54) УСТРОЙСТВО ОДНОВРЕМЕННОГО КОНТРОЛЯ И ИМПУЛЬСНЬИ ПОСЛЕДОВАТЕЛЬНОСТЕЙ В РЕАЛЬНОМ МАСШТАБЕ ВРЕМЕНИ (57) Изобретение может быть использов о в устройствах импульсной и вычислительной техники для контроля импульсных последовательностей в реальном масштабе времени. Цель изобретения - повышение быстродейсгния при сохранении достоверности контроля -дсстигается эа счет введения в состав устройства арифметико-логического устройства (АЛУ) 1 и новых сняэей. Кроме того, устройство содержит и-разрядный регистр 2, квазислучайный кодовый преобразонатель 3, выполненный в виде постоянного запоминающего устройства, содержащего массив из двух и-разрядных неповторяющихся двоичных чисел, размещенных случайным образом, п-разряцную шину 4 контролируемых импульсных последовательностей 1 шину 5 переключения функции преобразования, шину б начальной установки, шину 7 синхронизации, выход 8 устройства. Введение новых элементов и связей по 1 т 3 СЗ эволяет и 2 раз, где ш - разрядность Е шины 5, уменьшить объем кваэислучайного кодоного преобразователя 3, что уменьшает время минимального цикла работы устройства. 1 ил.Изобретение относится к радиотехнике и автоматике, в частности к импульсной и вычислительной технике, и может быть использовано в устройствах импульсной и вычислительнои техники5 для контроля импульсных последовательностей в реальном масштабе времени.Целью изобретения является увеличение быстродействия устройства при сохранении достоверности контроля.Поставленная цель достигается тем,что в устройство введены арифметикологическое устройство и новые связи,Увеличение, быстродействия достига"тсяэа счет расположения медленно работающего квазислучайного кодового преобразователя, выполненного, например, ввиде ПЗУ, после и-разрядного регистра,20что позволяет сократить время записиконтрольного кода на время срабатывания квазислучайного кодового преобразователя, а также за счет уменьшения объема квазислучайного кодоопреобразователя в 2 раз, где шразрядность шины, что уменьшает время цикла работы устройства,На чертеже изображена функциональная схема предлагаемого устройства.В устройство входят арифметико-логическое устройство (АЛУ) 1, и-разрядный регистр 2, кваэислучайныйкодовый преобразователь 3, и-разрядная шина 4 контролируемых импульсных35последовательностей, шины переключения функции преобразования 5, начальной установки 6 и синхронизации 7,выход Я устройства.Устройство состоит иэ АЛУ 1, швходов управления которого соединеныс шиной 5 переключения функции преобразования, и входов АЛУ 1 для подачипервого операнда являются и-разряднойшиной контролируемых импульсных псследовательностей, а и входов АЛУ 1для подачи второго операнда соединеныс п выходами .кваэислучайного кодовогопреобразователя 3.Квазислучайный кодовый преобразователь 3 выполнен, например, в виде50постоянного запоминающего устройства(ПЗУ),имеющего и адресных входов ии выходов и содержащего 2 и-раэрядных ячеек памяти, в которых размещены квазислучайным образом 2 " и-разрядных неповторяющихся двоичных чисел(в десятичном представленйи это чис,по от О до 2 -1). Выход равенстваь нулю результата операции, выполняемой в АУ 1, является выходом 8 устройства. й-вход п-разрядного регистра 2 соединен с шиной 6 начальнойустановки, а С-вход и"разрядного регистра 2 соединен с шиной 7 синхронизации,п входов и-разрядного регистра 2 соединены с и выходами АЛУ 1,а и выходов и-раэрядного регистра 2соединены с и входами квазислучайного кодового преобразователя 3,Устройство работает следующим образом.На шину 5 переключения функциипреобразования подается ш-разрядныйкод, который определяет операцию, выполняемую АЛУ 1. Затем на шину 6 начальной установки .подается сигнал,устанавливающий и-разрядный регистр 2в начальное состояние (например, нулевое), и-разрядный код с выхода регистра 2, проходя через квазислучайныйкодовый преобразователь 3, преобразуется в другой и-разрядный код, который поступает на и входов АЛУ 1 дляподачи второго операнда. На этом начальные установки устройства заканчиваются, и устройсво готово контролировать подаваемые на его импульсные последовательности. Затем на и-разрядную шину 4 контролируемых импульсныхпоследовательностей подаются контролируемые импульсные последовательности, количество которых не должно превышать п, причем они должны сопровождаться подачей на шину 7 синхронизации синхроимпульсов, поступающих наС-вход регистра 2, Фронт измененияи-разрядной импульсной последовательностидолжен опережать передний фронтсинхроимпульсов на время распространения сигналов в АЛУ 1.Каждый синхроимпульс записывает врегистр 2:п-разрядный код результатавыполненной в АЛУ 1 операции над первым и вторым операндами, С окончанием контролируемой последовательностизаканчивают подачу синхроимпульсов нашину 7 синхронизации,Далее на шину 5 переключения функции преобразования подается код операции поразрядного сравнения () первого и второго операндов или код операции вычитания первого операнда извторогоНа шину 4 для подачи контролируемых импульсных последовательностей подается п-разрядный эталонныйкод. Если и-разрядный код, полученный1580543 на выходе преобразователя 3, в результате контроля совпадает по всем разрядам с эталонным кодом, то на выходе 8 устройства появляется уровень сигнала, свидетельствующий о правильности результата контроля. По наличию сигнала на выходе 8 устройства су дят об исправности контролируемых импульсных последовательностей: если1 О есть сигнал, исправны, если отсутствует,неисправны. Для определения исправности контролируемой последовательности могут быть использованы также выходы регистра 2, В этом случае необхо димо иметь и-разрядную схему сравнения и блок эталонньх кодов, причем выход схемы сравнения выполняет функции выхода равенства нулю АЛУ 1.Предлагаемое устройство позволяет 20 увеличить быстродействие контроля и дает воэможность сравнивать результат контроля с эталоном, зафиксировать результат. сравнения, сохранив при этом высокую вероятность обнаружения корре.- 25 лированных ошибок в произвольных импульсных последовательностях, т.е. сохранив эффективность и качество контроля устройств, формирующих контролируемые импульсные последовательности, ко- о торыми могутбыть, например, многоразрядные кодовые последовательности, являющиеся частными случаями импульсных последовательностей.Для современных устройств автома 35 тики, в которых для управления сложными объектами формируются одновременно на многих выходах сложные импульсные последовательности, особенно важно использование эффективного много О канального устройства контроля, работающего в реальном масштабе времени, Кроме того, использование предлагаемс - го устройства контроля позволит существенно поднять производительность 4 труда при проведении настроечных, регламентных и ремонтных работ на различных устройствах автоматики и вычислительной техники. Если известны контрольные коды на вхсдах и выходах узлов и блоков контролируемой аппаратуры, то, подключая последовательнопредлагаемое устройство контроля квходам и выходам узлов и блоков аппаратур и проводя контроль, можно опре-,делить неисправный блок, а затем инеисправный узел. бС помощью предлагаемого устройства контроля можно контролировать импульсные последовательности числом меньшеи, вплоть до одиночной импульсной последовательности, тогда на свободф ные ивходы устройства подается постоянный фиксированныч потенциал,и вероятность обнаружения ошибок в таки импульсных последовательностях при этом не уменьшается. Кроме того, устройство можно испольэовать для опознавания или идентификации импульсных последовательностей произвольной длины, для которых известны эталонные коды, причем опознавание можно вести с высокой, наперед заданной вероятностью. формула изобретения Устройство одновременного контроля и импульсных последовательностейв реальном масштабе времени, содержащее и-разрядный регистр, К-вход иС-вход которого соединены соответственно с шиной начальной установки ишиной синхронизации, п-разрядную шинуконтролируемых импульсных последовательностей, шину для переключения функии преобразования, квазислучайныйодовый преобразователь, выполненныйв виде постоянного запоминающего устройства, имеюще. о п адресных входовии содержащего массив из 2 и-разрядных нгповторяющпхся двоичных чисел,размещенных кваи"лучайным образом,отличающееся тем, что, сцелью увеличения быстродействия присохранении достоверности контроля,в него введено арифметико-логическоеустройство, ш входов которого соединены с шиной переключения функции преобразования, первая группа входоварифметико-логического устройства соединена с и-разрядной шиной контролируемых импульсных последовательностей,вторая группа входов соединена с пвыходами квазислучайного кодового преобразователя, и выходов соединены свходами и-разрядного регистра, выходыкоторого соединены с адресными входами квазислучайного кодового преобразователя, выход равенства нулю результата операции арифметико-логическогоустройства соединен с выходом устройства,