Интегратор

СООЗ СОВЕТСНИХ СОЮФЛИСТИЧЕСНИХ РЕСПУБЛИК 09 И) 5 С 06 С 7/186ИЯ ОПИСАНИЕ ИЗОБРЕТ А ВТОРСЯОМУ СВИДЕТЕЛЬСТВУтике н вычислительнси технике и предназначено для формирования аналогово"го сигнала, пропорционального интегралу от входного сигнала, Целью изобретения является повышение точностиустройства. Устройство содержит операционный усилитель 1, интегрирующийконденсатор 2, запоминающие конденсаторы 3 и 4, ключи 5-9 на полевыхтранзисторах, Устройство оказываетсяпрактически нечувствительным к неравенству емкостей запоминающих кон-.,денсаторов в нем практически отсутствует эффект накопления погрешности Бюл, М 18структорское бюроехнических системолитехнического ии и 8)(46) 15.05.90, (71) Опытно-ко циальных радио Новгородского тута (72) В.А.Семен (53) 681.335(0 ессе последовательного делена. 2 ил,40 Цс, Пс Цьх 2 Во втором подтакте выполняется сброс заряда с второго конденсатора 4, Замкнут третий ключ 7 (остальные ключи разомкнуты), Второй конденсатор 4 разряжается через третий ключ 7. К концу такта напряжение на конденсаторе 4 равно нулю Ц =О.Напряжение на первом конденсаторе 3 сохраняет значение из предыдущеготакта Бс, =Бв /2.В третьем подтакте выполняется деление заряда между конденсаторами 3 и 4, Замкнут четвертый ключ 8 (ос.тальные ключи разомкнуты), Заряд второго конденсатора перераспределяИзобретение относится к автоматике и вычислительной технике, предназНачено для формирования аналоговогосигнала, пропорциональногоинтегралу от входного сигнала, и может найти применение в аналоговых и гибридных вычислительных устройствах, атакже в специализированных устройствах обработки информации. ОЦелью изобретения является повыение точности устройства,На фиг.представлена функциоальная схема интегратора; на фиг,2 -ременные диаграммы сигналов управения ключами,Устройство содержит операционныйусилитель , интегрирующий конденсатор 2, первый и второй запоминающиеконденсаторы 3 и 4, первый - пятый 20ключи 5-9, например, на полевых транЗисторах,Устройство работает следующим образом.Интегратор работает в дискретном 25Времени с периодом (тактом) дискретизации Т. Каждый такт разбиваетсяНа Р подтактов длительностью , =Т/Р1 исло Р кратно 4, Временные диаграммы сигналов управления ключами, изображенные на фиг, 2, соответствуютР=8В первом поатакте замкнут ключостальные разомкнуты, при этомвыполняется выборка текущего знаения входного сигнала с запоминанием его на последовательно соединенных первом 3 и втором 4 запоминающих конденсаторах (емкостью С иСг соответственно). При С=Сг напряжение делится между конденсаторамипоровну ется между первым и вторым конденсаторами, при С=Сг заряд поделится пополам и ц, =Б =Б х/4.Работа устройства в четвертом подтакте соответствует подтакту 2; работа устройства в пятом подтакте соответствует подтакту 3.В шестом подтакте выполняется сброс заряда с первого конденсатора 3. Замкнут пятый ключ 9, Первый конденсатор 3 разряжается через пятый ключ. К концу такта напряжение на конденсаторе 3 равно нулю Ц =О.1Далее вплоть до заключительного Р-го подтакта работа устройства в нечетных подтактах соответствует подтакту 3, работа устройства в подтактах с номером, кратным 4 (т,е, 8, 12, 16 и т,д.), соответствует подтакту 4; работа устройства в остальных подтактах (т,е, 10, 14 и т.д,) соответствует подтакту 6. В некотором -м нечетном подтакте заряд делится поровну между запоминающими конденсаторами 3 и 4; напряжение на запоминающем конденсаторе (первом или втором) Б =Б =П 2-(+1с, сг ьхВ некотором 3-м четном подтакте (ФР) выполняется подготовка (разряд) одного из запоминающих конденсаторов к новому делению заряда, а другой конденсатор сохраняет значение напряжения их предыдущего такта. В 8, 12 и т,д. подтактах разряжается второй конденсатор, а сигнал хранится на первом конденсаторе; в подтактах 6, 10, 14 и т,д. - наоборот, 3 В заключительном Р-м подтакте заряд первого запоминающего конденсатора 3 передается на интегрирующий конденсатор 2, участвуя в формировании интегральной суммы., В этом такте выходное напряжение получает соответствующее приращение, Замкнуты ключи 6 и 7, ключи 5, 8 и 9 разомкнуты. Обкладка конденсатора 3, присоединенная к инвертирующему входу операционного усилителя благодаря действиюотрицательной обратной связи находится под потенциалом общей шины. Заряд конденсатора 3 "перекачивается" на конденсатор 2, что вызывает приращение напряжения на выходе устройств-рогв"вьв=" ьхПосле п тактов работы выходное напряжение устройства:акра Рткрат крит акрит Р/7 мри йкрыгп Составитель .Л,СнимщиковаРедактор О,Спесивых Техред М.Дидык . Корректо ж писное ираж 555 аз 1162 Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., д. 4/5 В Производственно-издательск бинат "Патент", г.Ужгород, ул. Гагарина,10 5 1564 б 5р П11 еыхи ="ешх(О) 2- 1 ех(1) 11 еых(О) -1 , ),о а5 где С=п Т;К 2 ф/Т - коэффициент передачи ин- Фтегратора.Основным преимуществом устройства является повьппение точности интегрирования.Так, относительное отклонение коэффициента передачи (К 11) от номинального значения (Кц ) для устройства кп-(Кц-Кп /Кц,- -с,. а для уст ройства-прототипа 3 К= 3 с+ с(1 -Р/4) в этих формулах 1 Сп, 3 С з - относительные отклонения емкостей конденсаторов 2 и 4 от емкости конденсатора 3. Полагая, что ЗСп и 8 Сэ не превьппают некоторой максимальной величины 3 С, в наихудшем случае получаем для данного изобретения 3 п25 1 бе 3 для устройства-прототипа,У);" ъЫ С (Р/4),Выигрьпл по точности отношением отклонений коэффициентов передачиЕ=8" /8 кц 1=Р/4.Так, при Р=8, Е=2, при Р=12, ЕЗ,т.е. выигрыш по точь ости может составлять несколько раз.Устройство оказывается практически нечувствительным к неравенствуемкостей запоминающих конденсаторов,Соответственно в данном устройствепрактически отсутствует эффект накопления погрешности в процессе последовательного деления сигнала,Формула изобретения Интегратор по авт, св, Н 1434458, о т л и ч а ю щ и й с я тем, что, с целью повышения точности, он содержит дополнительно пятый ключ, включенный параллельно первому запоминающему конденсатору,